逐级功率产生放大器.pdf

一种功率放大器电路包括：不等分功率分配器，它采用不等分的功率分解来分解输入信号并提供第一功率电平信号和第二功率电平信号。第一放大器路径包括放大第一功率电平信号的第一晶体管放大器，第二放大器路径包括放大第二功率电平信号的第二晶体管放大器。第二晶体管放大器配置为以不同于第一晶体管放大器的输入信号功率电平开启。不等分合并器合并放大的第一功率电平信号和放大的第二功率电平信号。

1.  一种功率放大器电路，包括：
输入节点，配置为接收输入信号；
不等分功率分配器，与所述输入节点相耦合并配置为采用不等分的功率分解来分解输入信号，向第一输出节点提供第一功率电平信号和向第二输出节点提供第二功率电平信号，其中，所述第二功率电平信号具有不同于所述第一功率电平信号的功率电平；
第一放大器路径，与所述不等分功率分配器的第一输出节点相耦合并包括第一晶体管放大器，第一晶体管放大器配置为接收和放大第一功率电平信号；
第二放大器路径，与所述不等分功率分配器的第二输出节点相耦合并包括第二晶体管放大器，第二晶体管放大器配置为接收和放大第二功率电平信号，其中，所述第二晶体管放大器配置为在不同于第一晶体管放大器的输入信号功率电平开启；以及，
不等分合并器，配置为接收和合并来自第一放大器路径的放大的第一功率电平信号与来自第二放大器路径的放大的第二功率电平信号。

2.  如权利要求1所述的功率放大器电路，其特征在于，所述第一晶体管放大器偏置成在A/B类中工作，以及所述第二晶体管放大器偏置成在C类中工作。

3.  如权利要求1所述的功率放大器电路，其特征在于，所述不等分功率分配器配置为按功率划分比率来分解输入信号，以及所述不等分功率合并器配置为按与功率划分比率相同的比率来合并放大的第一功率电平信号和放大的第二功率电平信号。

4.  如权利要求3所述的功率放大器电路，其特征在于，所述不等分功率分配器配置为将输入信号分解成在第一输出结点为-A dB的信号和在第二输出结点为-B dB的信号，以及所述不等分功率合并器配置为合并-A dB电平的放大第一功率电平信号和-B dB电平的放大第二功率电平，其中，A不等于B。

5.  如权利要求3所述的功率放大器电路，其特征在于，所述A等于-1和B等于-6.9。

6.  如权利要求1所述的功率放大器电路，其特征在于，进一步包括耦合在输入结点和不等分功率分配器之间的输入电容器。

7.  如权利要求1所述的功率放大器电路，其特征在于，进一步包括与不等分合并器的输出端相耦合的变压器。

8.  如权利要求1所述的功率放大器电路，其特征在于，所述第一晶体管放大器具有第一栅极宽度，以及所述第二晶体管放大器具有大于所述第一栅极宽度的第二栅极宽度。

9.  如权利要求1所述的功率放大器电路，其特征在于，进一步包括位于所述第一晶体管放大器和不等分合并器之间的第一传输线，以及位于所述第二晶体管放大器和不等分合并器之间的第二传输线，其中，所述第一传输线的相位长度不同于所述第二传输线的相位长度。

10.  如权利要求1所述的功率放大器电路，其特征在于，所述不等分分配器包括同相分配器，以及所述不等分合并器包括同相合并器。

11.  如权利要求1所述的功率放大器电路，其特征在于，所述不等分功率分配器进一步配置为向第三输出结点提供第三功率电平信号，其中，所述第三功率电平信号具有与所述第一功率电平信号不同的功率电平；所述功率放大器进一步包括与所述不等分功率分配器上的第三输出结点相耦合并包括第三晶体管放大器的第三放大器路径，第三晶体管放大器配置为接收和放大所述第三功率电平信号，其中，所述第三晶体管放大器配置为在不同于所述第一或第二晶体管放大器的功率电平开启；所述不等分合并器进一步配置为接收和合并来自第三放大器路径的放大第三功率电平信号与来自第一、第二放大器路径的第一、第二功率电平信号。

12.  如权利要求11所述的功率放大器电路，其特征在于，所述不等分功率分配器配置为按功率划分比率分解输入信号，以及所述不等分功率合并器配置为按与功率划分比率相同的比率合并放大的第一功率电平信号和放大的第二功率电平信号。

13.  如权利要求12所述的功率放大器电路，其特征在于，所述不等分功率分配器配置为将输入信号分解成在第一输出结点为-A dB的信号和在第二输出结点为-B dB的信号以及在第三输出结点为-C dB的信号，以及所述不等分功率合并器配置为合并-A dB电平的放大的第一功率电平信号、-B dB电平的放大的第二功率电平和-C dB电平的放大的第三功率电平，其中A不等于B，A不等于C。

14.  如权利要求13所述的功率放大器电路，其特征在于，所述A等于-1.5，B等于-8.4和C等于-8.4。

15.  如权利要求11所述的功率放大器电路，其特征在于，所述第一晶体管放大器偏置成在A/B类中工作，所述第二晶体管放大器偏置成在B类或C类中工作，以及所述第三晶体管放大器偏置成在C类中工作。

16.  如权利要求11所述的功率放大器电路，其特征在于，所述第一晶体管放大器具有第一栅极宽度，所述第二晶体管放大器具有大于所述第一栅极宽度的第二栅极宽度，以及所述第三晶体管放大器具有大于所述第一栅极宽度的第三栅极宽度。

17.  如权利要求11所述的功率放大器电路，其特征在于，进一步包括位于所述第一晶体管放大器和不等分合并器之间的第一传输线、位于所述第二晶体管放大器和不等分合并器之间的第二传输线以及位于所述第三晶体管放大器和不等分合并器之间的第三传输线，其中，所述第一传输线的相位长度不同于所述第二传输线的相位长度和所述第三传输线的相位长度。

18.  一种功率放大器电路，包括：
第一晶体管放大器，配置为接收和放大输入信号；
第二晶体管放大器，配置为接收和放大与所述输入信号成比例的信号，其中，所述第二晶体管放大器采用不同于所述第一晶体管放大器的工作类型进行偏置；以及，
不等分合并器，配置为以不等于1的功率合并比率来接收和合并由所述第一晶体管放大器输出的第一功率电平信号和由所述第二晶体管放大器输出的第二功率电平信号。

19.  一种功率放大器电路，包括：
不等分功率分配器，采用不等分功率分解来分解输入信号，从而提供第一功率电平信号和第二功率电平信号；
第一放大器路径，包括放大所述第一功率电平信号的第一晶体管放大器；
第二放大器路径，包括放大所述第二功率电平信号的第二晶体管放大器，其中，所述第二晶体管放大器配置为以不同于所述第一晶体管放大器的输入信号功率电平开启；以及，
不等分合并器，合并所述第一功率电平信号与所述第二功率电平信号。

逐级功率产生放大器
技术领域
本发明总体涉及电子电路，尤其涉及一种RF功率放大器电路。
背景技术
功率放大器，例如在蜂窝通讯系统基站中所使用的功率放大器，经常工作在比峰值功率低得多的输出功率电平上。不幸的是，返回(back-off)功率电平会降低发射机中的功率放大器的效率。在常规的放大器中，效率与输入驱动电平之间有着直接的关系。因此，在RF输入功率电平高到足以驱动放大器至压缩或饱和之前，常常难以获得高的效率(DC到RF的换能效率)。在多载波的通讯系统中，期望尽可能地使放大器保持线性，否则就不能工作于高效率区域。
一种改进返回功率电平的效率的功率放大器电路设计是Doherty放大器电路，其合并来自主放大器或载波放大器的功率和辅助放大器或峰值放大器的功率。参见，W.H.Doherty，”A New High-Efficiency PowerAmplifier for Modulated Waves，”Proc.IRE Vol.24，No.9，pp.1163-1182，1936。图1A示出了一种常规的Doherty电路20。如图所示，分配器(splitter)22分解施加于输入端21的输入信号。接收来自分配器22输入信号的主放大器或载波放大器23和峰值放大器26被设计成以最佳效率将最大功率传输到负载R。载波放大器23从分配器22直接接收输入信号，而峰值放大器26则通过一个四分之一波长(90°)变压器25接收输入信号。载波放大器23的输出通过另一个四分之一波长(90°)变压器24并与峰值放大器26的输出在合并结点27合并。因此，载波放大器23和峰值放大器26的输出并不相互隔离。于是，当峰值放大器26开启时，呈现给载波放大器23的表观负载(apparent load)也随之变化。
载波放大器23作为标准B类型放大器进行偏置，而峰值放大器26设计成仅仅只放大超过某些最低阀值的信号。对于LDMOS功率晶体管而言，这是通过将晶体管直流偏置在低于它的夹断电压的条件下来实现的，其工作类似于C类放大器。两个放大器的输出通过特征阻抗R的四分之一波长传输线24相连接，并且最佳负载R的一半(one-half)负载连接着峰值放大器26的输出端。在峰值放大器26的输入端，采用四分之一波长延迟25等分RF输入功率，从而保证了两个放大器在负载R/228上的输出功率处于同相。
通过将B类载波放大器23工作于大于两倍最佳负载的表观负载的阻抗，Doherty放大器电路就可在压缩前获得高的效率。(在峰值放大器26变成有效之前，由于四分之一波长变压器24的存在，使得呈现给载波放大器23的表观负载阻抗为2R。)于是，载波放大器23在其最大功率的一半处压缩并达到峰值效率。第二或峰值放大器仅仅只在输入信号的峰值期间变成有效。当峰值放大器有效时，减少了呈现在载波放大器23输出端的表观负载阻抗。当峰值放大器26输出其全部功率时，将再次达到最大效率。因此，载波放大器23保持在输出功率6dB的饱和边缘，并能够维持近似峰值的效率。
当输入到Doherty功率放大器电路的输入RF功率不足以启动峰值放大器26时，则由载波放大器23提供所有的输出功率。当峰值放大器26关闭时，其输出的阻抗非常高并且载波放大器23的输出功率被全部传输到负载R/2。如上所述，实际上四分之一波长变压器24上呈现给载波放大器的负载为2R。因此，当电压饱和时，该器件的电流为最大功率传输时的一半。这就导致该器件只能传输其最大输出功率的一半。因为电流中的RF和DC分量是它们峰值的一半，所以在载波放大器以最大线性效率向负载提供最大输出功率的一半时，效率将达到其最大值。
当提供足够的输入RF功率从而允许峰值放大器26饱和时，两个并行的放大器将最大输出功率均等地传输给负载R/2。然后，呈现给各个放大器的表观负载都为最佳负载R，并且在四分之一波长变压器24两端的负载将保持为R。峰值放大器26设计成在载波放大器23刚开始饱和时开始工作。在该点能够获得最大的线性效率。当输入RF驱动进一步增加时，峰值放大器就开始启动并将输出功率传输给负载。峰值放大器26所提供的附加电流具有在四分之一波长变压器24的输出端增加负载阻抗的效应。在变压器24的载波放大器端的效率变化将减少表观负载阻抗并使载波放大器23在其电压保持饱和时能传输更多的功率。由于峰值放大器的占空因子(duty factor)相对较低，因此在限值之间的效率仅仅稍微偏离最大值。
人们已经做出了一些努力来扩展保持Doherty放大器的输出功率和近似峰值效率的范围。例如，题为“N-way RF PowerAmplifier Circuit With Increased Back-Off Capability AndPower Added Efficiency Using Selected Phase Lengths AndOutput Impedances”的美国专利No.6791417披露了一种具有多个峰值放大器的Doherty放大器。图1B示出一种4路Doherty放大电路30。如图所示，提供了一个载波放大器33和三个峰值放大器36A-C，其中峰值放大器36A-C通过90°变压器35A-C连接着输出负载38。单个90°变压器34将4路分配器32连接到载波放大器34。通过将各个峰值放大器36A-C的DC偏置设置为合适的数值，所增加的峰值放大器使得Doherty作用得到扩展。载波放大器33和峰值放大器36A-C的输出在合并节点37合并。对于上面所加入的每个峰值放大器而言，它们都能在保持峰值效率的功率范围内相应增加6dB。N路分配器中的有限损耗将会导致效率上的一些限制。4路放大器可以将效率功率范围扩展到理论值上的18dB。与二路Doherty放大器电路相比，这种4路结构能够提供3dBm的整体功率增加。于是，一个120瓦的峰值放大器的提供方式为通过4路Doherty结构且各路(一个载波放大器和三个峰值放大器)选用30瓦的晶体管。
题为“N-Way RF Power Amplifier Circuit With IncreasedBack-Off Capability And Power Added Efficiency Using UnequalInput Power Division”的美国专利NO.6737922披露了一种采用不等分输入功率分解的N路Doherty放大器。图1C中示出了一种采用不等分输入功率分解的三路Doherty放大器电路40。在电路40中，输入功率经不等分地分解并施加于载波放大器43和一个或多个峰值放大器46A、46B，从而提高了功率附加效率(PAE)和线性度。
更具体地说，施加于输入端口41的输入信号由第一分配器42A分解。将-4.8dB信号电平施加于载波放大器43，同时将-1.8dB的信号电平进一步由第二分配器42B分解，该分配器等分地分解-1.8dB输入信号并将该分解信号通过四分之一波长变压器45A、45B施加于峰值放大器46A。载波放大器和峰值放大器的输出在合并节点47合并，该合并节点47与负载48相耦合。
在常规的Doherty功率放大器电路中，将相等的信号电平传输给载波和峰值放大器。因为峰值放大器偏置点被有意设置在阀值附近，所以与载波放大器相比较，优点是可采用更高的信号电平来驱动峰值放大器。相比相等分解形式，这种不等分功率分解可使峰值放大器46A、46B被RF信号更有效地“泵取”，从而补偿晶体管在阀值附近的跨导特性。
Doherty放大器的一个潜在缺点源于采用了多个电路单元，例如连接各个晶体管的四分之一波长变压器以及合并晶体管输出的直接合并结点。这些电路单元会限制放大器的带宽，在工作频率范围内，带宽会影响放大器的效率和/或增益平稳度。
发明内容
根据一些实施例的一种功率放大器电路，包括：配置为接收输入信号的输入结点，以及与输入结点相耦合的不等分功率分配器，不等分功率分配器配置为使用不等分功率分解来分解输入信号、向第一输出结点提供第一功率电平信号和向第二输出结点提供第二功率电平信号的。第二功率电平信号具有不同于第一功率电平信号的功率电平。电路进一步包括第一放大器路径，其与不等分功率分配器的第一输出节点相耦合并包括配置为接收和放大第一功率电平信号的第一晶体管放大器，以及第二放大器路径，其与不等分功率分配器的第二输出节点相耦合并包括配置为接收和放大第二功率电平信号的第二晶体管放大器。第二晶体管放大器配置为在不同于第一晶体管放大器的输入信号功率电平上开启。电路进一步包括不等分合并器，被配置为接收和合并来自第一放大器路径的放大的第一功率电平信号和来自第二放大器路径的放大的第二功率电平信号。
第一晶体管放大器可偏置成在A/B类中工作，第二晶体管放大器可偏置成在C类中的工作。
不等分功率分配器可配置为按功率划分比率来分解输入信号，不等分功率合并器可配置为以与功率划分比率相同的比率合并放大的第一功率电平信号和放大的第二功率电平信号。
不等分功率分配器可配置为将输入信号分解成在第一输出结点为-AdB的信号和在第二输出结点为-B dB的信号，不等分功率合并器配置为合并在-A dB电平上的放大的第一功率电平信号和在-B dB电平上的放大的第二功率电平，其中A不等于B。在一些实施例中，A等于-1，B等于-6.9。
功率放大器电路可进一步包括耦合在输入结点和不等分功率分配器之间的输入电容器。功率放大器电路可进一步包括与不等分合并器输出端相耦合的变压器。
第一晶体管放大器可具有第一栅极宽度(gate width)，第二晶体管放大器可具有大于第一栅极宽度的第二栅极宽度。
功率放大器电路可进一步包括位于第一晶体管放大器和不等分合并器之间的第一传输线和位于第二晶体管放大器和不等分合并器之间的第二传输线，其中第一传输线的相位长度可不同于第二传输线的相位长度。
不等分的分配器可包括同相(in phase)的分配器，不等分的合并器包括同相的合并器。
不等分功率分配器可进一步配置为向第三输出结点提供第三功率电平信号。第三功率电平信号可具有与第一功率电平信号不同的功率电平。功率放大器可进一步包括第三放大器路径，与不等分功率分配器上的第三输出结点相耦合并包括配置为接收和放大第三功率电平信号的第三晶体管放大器。第三晶体管放大器可以配置为在不同于第一或第二晶体管放大器的功率电平上开启，并且不等分合并器可进一步配置为接收和合并来自第三放大器路径的放大的第三功率电平信号和来自第一、第二放大器路径的放大的第一、第二功率电平信号。
不等分功率分配器可配置为按功率划分比率来分解输入信号，并且不等分功率合并器配置为按与功率划分比率相同的比率来合并放大的第一功率电平信号和放大的第二功率电平信号。
不等分功率分配器可配置为将输入信号分解成在第一输出结点为-AdB的信号和在第二输出结点为-B dB的信号以及在第三输出结点为-CdB的信号，并且不等分功率合并器可配置为合并在-A dB电平上的放大的第一功率电平信号、在-B dB电平上的放大的第二功率电平信号和在-CdB电平上的放大的第三功率电平信号。其中A不等于B并且A不等于C。在一些实施例中，A等于-1.5，B等于-8.4和C等于-8.4。
第一晶体管放大器可偏置成在A/B类中工作，第二晶体管放大器可偏置成在B类或C类中工作，第三晶体管放大器可偏置成在C类中工作。
第一晶体管放大器可具有第一栅极宽度，第二晶体管放大器可具有大于第一栅极宽度的第二栅极宽度，以及第三晶体管放大器可具有大于第一栅极宽度的第三栅极宽度。
功率放大器电路可进一步包括位于第一晶体管放大器和不等分合并器之间的第一传输线，位于第二晶体管放大器和不等分合并器之间的第二传输线，以及位于第三晶体管放大器和不等分合并器之间的第三传输线。第一传输线的相位长度可不同于第二传输线的相位长度或第三传输线的相位长度。
根据进一步实施例的一种功率放大器电路，包括：配置为接收和放大输入信号的第一晶体管放大器；配置为接收和放大与输入信号成比例的信号的第二晶体管放大器，其中第二晶体管放大器被偏置为不同于第一晶体管放大器的工作类型；以及配置为以不等于1的功率合并比率来接收和合并由第一晶体管放大器输出的放大的第一功率电平信号和由第二晶体管放大器输出的放大的第二功率电平信号的不等分合并器。
附图说明
附图为本发明提供进一步的理解并结合并为本申请的一部分，阐释了本发明的特定实施例。附图包括：
图1A-1C示出了Doherty放大器的各种不同结构。
图2为根据一些实施例的二路逐级功率产生放大器电路的示意性电路图。
图3为根据一些实施例的三路逐级功率产生放大器电路的示意性电路图。
图4A是图示说明根据一些实施例的二路逐级功率产生放大器电路的功率、效率和增益的仿真结果曲线。
图4B是图示说明根据一些实施例的二路逐级功率产生放大器电路在一定工作频率范围内的功率、效率和增益的仿真结果曲线。
图4C是图示说明根据一些实施例的二路逐级功率产生放大器电路的频率和增益关系的仿真结果曲线。
图5A是图示说明根据其它实施例的二路逐级功率产生放大器电路的频率和增益关系的仿真结果曲线。
图5B是图示说明根据其它实施例的二路逐级功率产生放大器电路输入和输出的反射系数(reflection coefficients)的仿真结果曲线。
图5C是图示说明根据其它实施例的二路逐级功率产生放大器电路的功率、效率和增益的仿真结果曲线。
图6A是图示说明根据一些实施例的三路逐级功率产生放大器电路的功率、效率和增益的仿真结果曲线。
图6B是图示说明根据一些实施例的三路逐级功率产生放大器电路在一定工作频率范围内的功率、效率和增益的仿真结果曲线。
图6C是图示说明根据一些实施例的三路逐级功率产生放大器电路的频率和增益关系的仿真结果曲线。
具体实施方式
下文将参考示出本发明实施例的附图对本发明的实施例进行详尽的说明。然而，本发明可能以多种不同的形式实施并且其解释应不限于这里所阐明的实施例。相反，提供这些实施例以让该披露更彻底和完整并更全面地将本发明的范围传达给本领域的技术人员。贯穿全文，相同的数字指示相同的单元。
应当理解，尽管这里术语“第一”，“第二”等可能用于描述各种单元，但这些单元应该不受这些术语的限制。这些术语只是用来区别一个单元和另一个单元。例如，第一单元可被称作第二单元，同样地，第二单元可被称作第一单元，而不脱离本发明的范围。这里所使用的术语“与/或”包括一个或多个相关列出项的任意和所有的合并。
这里所使用的术语目的仅在于描述特定的实施例而不是为了限定本发明。正如这里所使用的单数形式“一个”和“这个”也包括了复数形式，除非内容中另外清楚指明之外。应该进一步理解，这里使用的术语“包含”，“包括”，是指所述特征，整数，步骤，操作，元件和/或部分的表述，但并不排除其中存在或附加的一个或多个其他特征，整数，步骤，操作，元件，部分和/或组的表述。
除非另外定义，这里所使用的所有术语(包括技术和科学术语)在本发明所属领域普通技术人员的一般理解下具有相同的意思。应该进一步理解的是，这里所使用的术语的意思的解释应与它们在本说明书和相关领域中的意思一致并且不应理想化或过于形式化地解释，除非这里作出了清楚的定义之外。
本发明的一些实施例所提供的在返回(线性)条件下具有增加效率的功率放大器电路通常应用于各种通讯应用。根据一些实施例的电路包括并行的放大器焊点(pads)，在这些焊点中，晶体管以及各个路径可采用不同的偏置和匹配。输入功率在并行放大器之间被不等分地划分，并且由于晶体管在各个路径中采用不同的偏置，使得各个放大器对该点功率的贡献是不同的。本文将这种放大电路称作为逐级功率产生放大器(PPGA)。
各个路径所贡献的功率采用不等分功率合并器合并到一起。不等分功率合并器可镜像反映在放大器输入端的功率分配器。因为在各个放大器路径上的放大器开启不同的输入功率电平(由于它们不同的偏置和不同的功率分解)，所以相比于常规的“单端”放大器，该放大器电路在小于压缩点的输出功率电平上的效率可以显著地提高。
根据一些实施例的电路可区别于Doherty放大器结构，因为在各个晶体管路径的输出端可能没有直接合并节点。也就是说，根据一些实施例的输出合并器提供了在不同放大器链路之间的隔离。因此，当并行放大器中的任一放大器开启时，并不改变呈现给电路中的任何其它放大器的阻抗。
图2示出了根据一些实施例的一种二路逐级功率产生放大器(PPGA)电路50。如图所示，PPGA 50包括与不等分功率分配器52相耦合的输入结点51。一般来说，不等分功率分配器将输入信号分解成具有不等分功率电平的两个或多个输出信号。在图2所示的实施例中，不等分功率分配器52分解输入功率，并将-1dB施加于第一放大器路径55A和将-6.9dB施加于第二放大器路径55B。
第一放大器路径55A包括第一晶体管放大器53A，第二晶体管放大器路径55B包括第二晶体管放大器53B。第一和第二晶体管放大器53A、53B通过各自50欧姆的传输线54A、54B连接不等分合并器57。一般来说，不等分合并器将两个或多个不等分功率的输入信号合并并单个输出信号。例如，对于一个-1dB/-6dB不等分合并器而言，如果将1.26瓦和4瓦的功率电平输入到相关的端口，那么将输出5.26瓦的全部功率。为了改进电路的增益平稳度和效率，可以选择传输线54A、54B的相位。具体来说，在传输线54A和54B之间提供不同相位可改进电路的增益平稳度和效率，因为当晶体管放大器53B开始启动时路径55B会对不等分合并器57呈现出不同的阻抗。在传输线54A和54B之间的相位差有助于匹配从不等分合并器57所看到的这两条路径55A和55B的阻抗。
在一些实施例中，传输线54A可具有0°的电气长度(electricallength)，而传输线54B可具有15°的电气长度。在更多的实施例中，传输线54A可具有非零电气长度，例如15°，而在一些实施例中，传输线54B可具有维持传输线54A和54B之间理想相位差的电气长度。例如，传输线54A可具有15°的电气长度，而传输线54B可具有30°的电气长度。
不等分合并器57可“镜像反映”不等分分配器52。也就是说，不等分合并器能接收来自第一放大器路径55A的-1dB和来自第二放大器路径55B的-6.9dB。不等分合并器可合并-1dB信号和-6.9dB信号并无损或微损地输出0dB合并信号(即，全功率)。然而，将会看到的是，在一些实施例中，不等分合并器57可采用不同于不等分分配器52的比率来合并来自放大器路径55A和55B的信号。
第一晶体管放大器53A可偏置成在A/B类中工作并配置为在低输入功率电平开启。第二晶体管放大器53B可偏置成在C类中工作并配置为施加于输入结点51的输入信号高于第一晶体管放大器53A的输入功率电平开启。一些数字调制方案，例如WiMax，需要以相对较高的峰值与平均(peak-to-average)的功率比率的线性工作。第一晶体管放大器53A偏置成高线性和高效率地放大低功率的输入信号，而第二晶体管放大器53B偏置成高线性和高效率地放大较高功率的输入信号。
第一和第二晶体管放大器53A、53B可包括RF功率晶体管，例如GaN-based高电子迁移率晶体管(high electron mobilitytransistors-HEMTs)。可用于本发明实施例的GaN-basedHEMTs的合适结构在下列引用中有所描述：例如，共同受让的2001年7月12日提交和2002年6月6日公告的美国专利(专利号为No.6316793，公告号为No.2002/0066908A1)，其题为“Aluminum Gallium Nitride/GalliumNitride High Electron Mobility Transistors Having A Gate Contact On AGallium Nitride Based Cap Segment And Methods Of FabricationSame”；2001年5月11日提交和2002年11月14日公告的美国专利(专利号为No.2002/0167023)，其题为“Group lii Nitride Based HighElectron Mobility Transistor(HEMT)With Barrier/Spacer Layer”；授予Smorchkova等人、2002年11月14日公告(公告号为No.2002/0167023A1)、题为“Group-lii Nitride Based High Electron MobilityTransistor(HEMT)With Barrier/Spacer Layer”的美国专利，以及2003年7月11日提交和2004年4月1日公告(公告号为No.2004/0061129)、题为“Nitride-Based Transistors And Methods Of Fabication ThereofUsing Non-Etched Contact Recesses，”的美国专利；上述披露通过全文引用而合并与此。也可以采用其它类型的晶体管，例如，硅LDMOS、硅碳化结构MESFET，GaAs HEMT和/或SiGe HBTs。
在一些实施例中，第一和第二晶体管放大器53A和53B可具有相等的尺寸(即可以具有相等的栅极宽度等)。然而，在一些实施例中，晶体管可具有不同的栅极宽度，以便于提供增强的备用效率和/或放大器增益。例如，相比于第二晶体管放大器53B，第一晶体管放大器53A可具有较短的栅极宽度。因此，偏置成在较高功率电平开启的第二晶体管放大器，能够在保留高程度的线性度同时，在较高的输入功率条件下产生较高的输出功率。
合并后的信号通过90°阻抗匹配变压器58施加于具有阻抗R的负载59。应该理解的是，本文的术语“变压器”被用来泛指任何能改变输入信号相位并能包括诸如传输线的电抗性部件。
PPGA电路50的增益和输入/输出回波损耗的一些改进都可以通过优化电路输出端的变压器68来实现。在一些实施例中，在电路50的输入端提供串联电容器56，这有助于限制通过不等分功率分配器52返回输入端口51的反射。也就是说，同相功率分配器，例如不等分功率分配器52，在输入端和输出端之间几乎没有任何隔离。当第二晶体管53B开始启动时，功率分配器52输出端出现的阻抗可能改变。在输入端提供串联电容器56可有助于增加电路的平均输入阻抗并进而改进电路的输入反射系数。
图3示出了根据一些实施例的三路逐级功率产生放大器(PPGA)电路60。相比于二路PPGA电路，三路PPGA可在较高的备用功率条件下表现出改进的效率。如图3所示，三路PPGA60包括输入结点61，它与不等分功率分配器62相耦合。在图3所示的实施例中，不等分功率分配器62分解输入功率并将-1.5dB施加于第一放大器路径65A、将-8.4dB施加于第二放大器路径65B和将-8.4dB施加于第三放大器路径65C。
第一放大器路径65A包括第一晶体管放大器63A，第二放大器路径65B包括第二晶体管放大器63B和第三晶体管路径65C包括第三晶体管放大器63C。第一、第二和第三晶体管放大器63A、63B和63C通过各自的50-欧姆传输线64A、64B和64C连接不等分合并器67。传输线64A、64B和64C的电气长度可选择为提供从合并器67所看的匹配输出阻抗。
不等分合并器67可“镜像反映”不等分分配器62。也就是说，不等分合并器可接受来自第一放大器路径65A的-1.8dB以及来自第二和第三放大器路径65B和65C的-8.4dB。不等分合并器能够合并-1.8dB信号和两个-8.4dB信号并无损或微损地输出0dB(例如，全功率)的合并信号。然而，在一些实施例中，不等分合并器67可使用与不等分分配器62不同的比率来合并来自放大器路径65A和65B的信号。
第一晶体管放大器63A可偏置成在A/B类中工作并配置为在低输入功率电平启动。第二和第三晶体管放大器63B和63C可偏置成在C类中工作并配置为在较高输入功率电平启动。在一些实施例中，晶体管放大器63A-C的所有偏置点都可以不同。例如，第一晶体管放大器63A可以偏置成在A/B类中工作，第二晶体管放大器63B可以偏置成在B类中工作，第三晶体管放大器63C可以偏置成在C类中工作，使得所有三个放大器随着输入功率的增加而依次开启。
合并后的信号通过90°阻抗匹配变压器68施加于具有阻抗R的负载69。
因此，根据一些实施例的电路可以包括在对晶体管路径的输入处的不等分的同相功率分配器(例如不等分的Wilkinson分配器)和在输出处的类似的不等分功率合并器。在晶体管之间可能没有任何直接的连接。在放大器路径中的晶体管可采用不同的偏置并具有不同的输入RF功率电平，因此可以逐级不同的功率电平来开启晶体管。当所有路径都全功率上电开启时，采用相同尺寸的单端输出放大器就能够实现全部输出功率。根据一些实施例的放大器电路所具有的带宽可受晶体管匹配网络控制且不受任何附加部分控制。因此，根据一些实施例的放大器电路可具有以频率为函数的平坦的增益特性(flatter gain characteristic)，并同样具有改进的效率增强带宽。
另外，由于根据一些实施例的放大器电路可采用不等分的同相分配器、耦合器或四重功率(quda power)合并器，因此采用与Doherty相似的驱动电平，电路的输出返回损耗可以更高和更稳定，其中输出回波损耗直接与通过Doherty合并节点相耦合的驱动电平有关。
对两例采用GaN HEMT晶体管的PPGA实施例进行了仿真模拟。第一个仿真模拟的电路是如图2所示的包括-1dB和-6.9dB分配器/合并器的二路PPGA电路。第二个电路是如图3所示的包括-1.5dB、-8.4dB和-8.4dB分配器/合并器的三路PPGA电路。
图4A的仿真模拟结果曲线图示说明了根据一些实施例的二路逐级功率产生放大器电路的功率、效率和增益。根据一些实施例的二路逐级功率产生放大器(PPGA)在没有图2所示的输入电容器56或者变压器58的条件下进行了3.6GHz的仿真模拟。也对常规(非Doherty)并行放大器的拓扑结构进行仿真模拟，在该结构中，两个放大器都偏置成在A/B类中工作并且输入功率在放大器之间等分地分解。常规放大器的输出功率(以dBm为单位)以曲线102表示，PPGA的输出功率以曲线104表示。常规放大器的增益(以dB为单位)以曲线112表示，PPGA的增益以曲线114表示。常规放大器的效率(％)以曲线106表示，PPGA的效率以曲线108表示。PPGA的效率较常规的放大器拓扑有明显的增加，而增益和输出功率则十分接近。
图4B的仿真模拟结果曲线图示说明了根据一些实施例的二路逐级功率产生放大器电路和常规并行放大器在3.3GHz到3.9GHz工作频率范围内的功率、效率和增益。常规放大器的输出功率(以dBm为单位)以曲线簇102a表示，PPGA的输出功率以曲线簇104a表示。常规放大器的增益(以dB为单位)以曲线簇112a表示，PPGA的增益以曲线簇114a表示。常规放大器的效率(％)以曲线簇106a表示，PPGA的效率以曲线簇108a表示。在工作频率范围内，PPGA的效率较常规的放大器拓扑有明显的增加，而增益和输出功率则十分接近。
图4C的仿真模拟结果曲线120图示说明了根据一些实施例的二路逐级功率产生放大器电路的频率和增益之间的关系。如图所示，在工作频率范围内增益仍然相对较平坦。
图5A的仿真模拟结果曲线图示说明了根据更多实施例的二路逐级功率产生放大器电路的频率和增益122之间的关系。尤其是，仿真模拟了包括输入电容器和输出变压器的二路PPGA。当包括了输入电容器和输出变压器时，增益特性得到了显著的增加。
图5B的仿真模拟结果曲线图示说明了用于包括输入电容器和输出变压器的二路逐级功率产生放大器电路的输入和输出反射系数S11和S22。
图5C的仿真模拟结果曲线图示说明了包括输入电容器和输出变压器的二路逐级功率产生放大器电路相比于常规并行放大器的功率、效率和增益。常规放大器的输出功率以曲线142表示，PPGA的输出功率以曲线144表示。常规放大器的增益(以dB为单位)以曲线152表示，PPGA的增益以曲线154表示。常规放大器的效率(％)以曲线146表示，PPGA的效率以曲线148表示。
图6A的仿真模拟结果曲线图示说明了根据一些实施例的三路逐级功率产生放大器电路的功率、效率和增益。常规三路放大器的输出功率(以dBm为单位)以曲线202表示，三路PPGA的输出功率以曲线204表示。常规三路放大器的增益(以dB为单位)以曲线212表示，三路PPGA的增益以曲线214表示。常规三路放大器的效率(％)以曲线206表示，三路PPGA的效率以曲线208表示。三路PPGA的效率较常规的三路放大器拓扑有明显的增加，而增益和输出功率则十分接近。
图6B的仿真模拟结果曲线图示说明了根据一些实施例的三路逐级功率产生放大器电路在工作频率范围内的功率、效率和增益。常规三路放大器的输出功率(以dBm为单位)以曲线簇202a表示，三路PPGA的输出功率以曲线簇204a表示。常规三路放大器的增益(以dB为单位)以曲线簇212a表示，三路PPGA的增益以曲线簇214a表示。常规三路放大器的效率(％)以曲线簇206a表示，三路PPGA的效率以曲线簇208a表示。在该频率范围下，PPGA的效率较常规的放大器拓扑在除接近带宽边缘之外的工作频率范围内，其相近于常规的单末端拓扑，都有明显的增加，而增益和输出功率则十分接近。
图6C的仿真模拟结果曲线图示说明了根据一些实施例的三路逐级功率产生放大器电路的频率和增益之间的关系。如图所示，在大约3.6GHz的工作频率附近，增益是相对较平坦的。
本发明的一些实施例在高效通讯功率放大器中是有用的，这些功率放大器用于窄带和宽带应用(诸如CDMA、W-CDMA、WIMAX等)，使用一些不同调制方案(诸如FM、QPSK、QAM等)。
在附图以及说明中，已经披露了本发明的典型实施例，尽管采用了一些特定的术语，但它们仅用于宽泛地表述并不用来限制，本发明的范围由所附的权利要求书来阐述。