计算机系统及其内存接口的数据信号处理方法.pdf

一种计算机系统及其内存接口的数据信号处理方法，计算机系统包括内存模块、内存控制器、及数字信号处理器。内存控制器通过数据总线存取内存模块所暂存的数据。数字信号处理器依据一组选择码而处理总线上已产生变异的数据，并将该数据还原。

1.  一种计算机系统，其特征是，包括：
内存模块；
内存控制器；以及
数字信号处理器，分别耦接上述内存模块与上述内存控制器，且位于上述内存控制器与上述内存模块之间的数据传输路径上，以依据选择码所对应的工作模式来对由上述内存控制器所输出的信号进行信号处理。

2.  根据权利要求1所述的计算机系统，其特征是，其中上述数字信号处理器接收衰减的数据信号，上述衰减的数据信号是由上述内存控制器所输出的数据信号衰减而成。

3.  根据权利要求2所述的计算机系统，其特征是，其中上述数字信号处理器对上述衰减的数据信号进行还原，再传送至上述内存模块。

4.  根据权利要求1所述的计算机系统，其特征是，还包括南桥芯片，耦接上述内存控制器，以依据中央处理器的工作频率来设定上述选择码，并利用上述选择码设定上述数字信号处理器的工作模式。

5.  根据权利要求4所述的计算机系统，其特征是，还包括基本输入输出系统，耦接上述南桥芯片，用以设定并储存上述中央处理器的工作频率。

6.  一种内存接口的数据信号处理方法，执行于内存控制器与内存模块之间，其特征是，上述数据信号处理方法包括：
接收衰减的数据信号，且上述衰减的数据信号是由上述内存控制器所输出的第一数据信号衰减而成；
依据选择码所对应的工作模式来对上述衰减的数据信号进行信号处理，以获得第二数据信号；以及
传送上述第二数据信号至上述内存模块。

7.  根据权利要求6所述的数据信号处理方法，其特征是，其中上述选择码与中央处理器的工作频率相关。

计算机系统及其内存接口的数据信号处理方法
技术领域
本发明涉及一种内存接口的数据信号处理方法，特别是涉及一种计算机系统及其内存接口的数据信号处理方法。
背景技术
近年来，随着半导体的工艺技术的精进，中央处理器(centralprocessing unit，CPU)的制造也由深次微米(deep sub-micron)工艺演进到纳米(nano-meter)工艺。因此，中央处理器的功能规模不但会随之增加，且其工作频率也必须趋于增快，如此将有助于提升计算机系统整体的工作效率。为了要能顺利地提升计算机系统整体的工作效能，一般会利用内存模块(memory module)来协助中央处理器，藉以提供其暂存所需的数据。
然而，由于内存模块与控制其存取动作的内存控制器(memorycontroller，一般内建于北桥芯片中)两者间传递数据的方式多半是直接通过印刷电路板(printable circuit board，PCB)上的铜箔导线(coppertrace)所构成的数据总线(data bus)来进行传递的，所以受制于这些铜箔导线的寄生效应(例如寄生电感、寄生电容...等)的影响，在中央处理器执行高速数据传递的情形下，数据总线上所传递的数据就会产生严重的衰减(decay)以及相位偏移(phase shift)等变异。
而上述现象不但会造成内存控制器无法判读从内存模块所储存的数据的正确性，再者亦有也会造成内存控制器欲写入至内存模块的数据发生错误。因此，为了要能有效地抑制数据总线上所传递的数据发生不合理的变异，无可避免地就是要在合理的范围内将中央处理器的工作频率取得一个合理值，藉此数据发生变异的状况便会趋缓，但如此作法也会造成内存控制器的超频范围受限许多，进而抑制了计算机系统整体工作效能提升的幅度。
发明内容
有鉴于此，本发明提供一种计算机系统及其内存接口的数据信号处理方法，以改善现有技术的缺失。
本发明提出一种计算机系统，包括内存模块、内存控制器、及数字信号处理器。上述数字信号处理器分别耦接内存模块与内存控制器。数字信号处理器并位于内存控制器与内存模块之间的一数据传输路径上，以依据一选择码所对应的工作模式来对由内存控制器所输出的信号进行信号处理。
从另一观点来看，本发明提出一种内存接口的数据信号处理方法，这个数据信号处理方法适用于内存控制器与内存模块之间。上述数据信号处理方法包括：接收一衰减的数据信号，且衰减的数据信号是由内存控制器所输出的第一数据信号衰减而成；依据一选择码所对应的工作模式来对衰减的数据信号进行信号处理，以获得第二数据信号；以及传送第二数据信号至该内存模块。
本发明的有益效果。本发明实施例将数字信号处理器串接于内存控制模块与内存控制器两者间的数据总线的传递路经上，藉以来补偿于数据总线上所传递的发生变异的数据，并使得其恢复至原本的状态，所以本发明实施例所提供计算机系统可使得内存控制器的超频范围与其所应用的计算机系统整体效能提升的幅度皆不再受限。
为让本发明的上述特征和优点能更明显易懂，下文特举几个实施例，并配合所附图式，作详细说明如下。
附图说明
图1所示为本发明第一实施例的计算机系统的方块图。
图2所示为本发明第二实施例的计算机系统的方块图。
图3显示本发明较佳实施例的内存接口的数据信号处理方法的流程图。
具体实施方式
本发明较佳实施例所欲达成的技术功效之一主要是为了要解决计算机系统的主机板的铜箔导线的寄生效应对数据传递的影响；另一则是为了要提升内存控制器的超频范围与其所应用的计算机系统整体效能。而以下内容将针对本发明较佳实施例的技术特征来做一详加描述，以提供给本领域的技术人员参详。
图1所示为本发明第一实施例的计算机系统的方块图。请参照图1，本实施例所提供的计算机系统1包括主机板10、北桥芯片110、数字信号处理器(DSP)120、内存模块130、南桥芯片140、基本输入输出系统150、及中央处理器(CPU)160。
在本实施例中，北桥芯片110内建一个内存控制器111。在其他实施例中，内存控制器111可以整合在计算机系统1的中央处理器160中。在其他实施例中，北桥芯片110亦可整合在计算机系统1的中央处理器160中，而内存控制器111亦整合在中央处理器160。
上述北桥芯片110分别耦接数字信号处理器120、南桥芯片140、及中央处理器160。在北桥芯片110中的内存控制器111亦耦接数字信号处理器120与内存模块130。上述数字信号处理器120还分别耦接内存模块130与南桥芯片140。南桥芯片140并耦接基本输入输出系统150。
上述基本输入输出系统150为一非易失性内存，其储存有计算机系统1的基本输入输出系统(BIOS)程序代码。本实施所提供的基本输入输出系统150的BIOS程序代码可调整中央处理器160的工作频率，这个动作亦即俗称的“超频”。此外，上述基本输入输出系统150可记录被调整的中央处理器160的工作频率。
上述南桥芯片140可读取储存于基本输入输出系统150中的中央处理器160的工作频率。南桥芯片140并依据其所读取的工作频率而产生一选择码SEL，继而通过通用输入输出系统(general purpose input outputsystem，GPIO)传输到数字信号处理器120。
在本实施例中，上述南桥芯片140可利用查表法来产生选择码SEL。例如：南桥芯片140读取中央处理器160的工作频率为1GHz时，则南桥芯片140可利用一内建表格(这个表格可储存于基本输入输出系统150中)来查询与1GHz工作频率相对应的选择码SEL，例如：“000”。若中央处理器160的工作频率为1.5GHz时，选择码SEL为“001”。藉此，南桥芯片140便可依据所读取的中央处理器160的工作频率来产生选择码SEL，继而再将这个选择码SEL传送至数字信号处理器120。
上述数字信号处理器120具有一个补偿模块，这个补偿模块可利用硬件手段实施或软件手段实施。在本实施例中，补偿模块是利用软件手段实施，其具有多个工作模式，每一个工作模式与一种选择码SEL相对应，亦即数字信号处理器120收到不同的选择码SEL时，便会依据所收到的选择码SEL来改变补偿模块的工作模式，并利用与所接收的选择码SEL相关的工作模式来进行信号处理。
在本实施例中，上述选择码SEL包括3个比特(bit)，在其他实施例中，上述选择码SEL亦可为1个比特或2个比特，其位数是与补偿模块的多个工作模式相关。
图2所示为本发明第二实施例的计算机系统的方块图。本实施例所提供的计算机系统1包括主机板10、北桥芯片110、数字信号处理器(DSP)120、内存模块130、南桥芯片140、基本输入输出系统150、中央处理器(CPU)160、及超级输入输出芯片210。
本实施例所提供的各个元件及功能方块皆与第一实施例类似。但是，本实施例还提供超级输入输出芯片210，其分别耦接南桥芯片140与数字信号处理器120。在第一实施例中，数字信号处理器120的补偿模块的工作模式是由南桥芯片140所控制，在第二实施例中，数字信号处理器120的补偿模块的工作模式则是由超级输入输出芯片210控制。
图3显示本发明较佳实施例的内存接口的数据信号处理方法的流程图。有关本实施例的说明，敬请一并参照图1与图3。在计算机系统1中，内存控制器111可说是主机板10或是整个计算机系统1上最重要的组成设备之一。内存控制器111的功能是监督控制数据从内存模块130的载入/输出(input & output)。此外，在一些实施例中，内存控制器111还可对数据的完整性进行检测(Data integration verification)。
在这个实施例中，内存接口包括内存控制器111与内存模块130，而本实施例所提供的数据信号处理方法可以对内存控制器111与内存模块130之间的数据信号进行信号处理。
内存控制器111传输数据信号至内存模块130，或内存控制器111由内存模块130读取数据时，由内存模块130传输至内存控制器111的数据信号可能因主机板10上的数据总线(例如：铜箔)的关系而产生信号衰减。本实施例是以内存控制器111传输数据信号至内存模块130为例，以还原数据信号，以传输至内存模块130。
在步骤S305中，内存控制器111传输第一数据信号至内存模块130。这个第一数据信号在主机板10上的数据总线传输时会信号衰减。因此，位于内存控制器111与内存模块130之间的一数据传输路径上的数字信号处理器120会接收到一衰减的数据信号。这个衰减的数据信号是由内存控制器111所输出的第一数据信号衰减而成。
在步骤S305中，数字信号处理器120会依据南桥芯片140或超级输入输出芯片(其他实施例)所输出的选择码SEL来选择其补偿模块的工作模式。例如：目前中央处理器160的工作频率为1.5GHz时，则选择码SEL为“001”。数字信号处理器120便会依照选择码SEL为“001”来选择补偿模块相对应的工作模式。
继而，数字信号处理器120接收到衰减的数据信号后，便会依照选择码SEL(“001”)所对应的工作模式来对衰减的数据信号进行信号处理，例如：信号还原处理，以获得一第二数据信号。在本实施例中，第二数据信号的波形、频率、及相位等实质上等于内存控制器111所输出的第一数据信号。
在本实施例中，上述数字信号处理器120的信号处理方式如下述说明。首先，数字信号处理器120接收到衰减的数据信号之后，会先利用其本身所包括的类比数字转换器取样衰减的数据信号，并将其数字化。接着，数字信号处理器120把取样到的数字数据转换到频域上。并利用选择码选出适当的工作模式来还原其所接收的数据的变异。最后，数字信号处理器120再转换这些数据至时域，并传送到内存模块130。
在步骤S315中，数字信号处理器120传送第二数据信号至内存模块130。
另外，若中央处理器160的工作频率改变时(亦即，中央处理器160被超频)，基本输入输出系统150中会储存更改的工作频率。如同上述说明所描述的，南桥芯片140可由基本输入输出单元150读取新的工作频率，并产生新的选择码SEL传输到数字信号处理器120。也就是说，即便是中央处理器160的工作频率被动态调整，作为补偿数据变异的数字信号处理器120也对应调整其工作模式，以完成补偿的功效。
综上所述，本发明利用数字信号处理器来补偿并还原内存模块与内存控制器间数据总线的数据。其中的数字信号处理器并且可以动态的配合中央处理器的工作频率，来调整所对应的内建补偿程序，使计算机系统及主机板可以在多种不同的工作频率下正常工作，进而提升其工作效能。
虽然本发明已以较佳实施例揭示如上，然其并非用以限定本发明，本领域的技术人员在不脱离本发明的精神和范围的前提下可作若干的更动与润饰，因此本发明的保护范围以本领域的权利要求为准。