电荷畴流水线化电荷重新分配模数转换器.pdf

电荷畴流水线化电荷重新分配模数转换器
    相关申请

    本申请要求2007年3月5日提交的美国临时申请No.60/904,953的优先权。以上申请的全部示教通过引用结合于此。

    【发明背景】

    在电荷畴信号处理电路中，信号被表示为电荷包。这些电荷包被存储，从一个存储位置转移到另一个存储位置，并以其它方式处理以实现具体的信号处理功能。电荷包能够表示模拟量，其中以库仑计的电荷包大小与所表示的信号成比例。诸如电荷转移之类的电荷畴操作由周期性的时钟电压驱动，以提供离散时间处理。因此，电荷畴电路提供模拟的离散时间信号处理能力。这种能力很适合利用流水线算法执行模数转换。电荷畴电路被实现为电荷耦合器件(CCD)、MOS斗链式器件(BBD)和双极BBD。本发明涉及MOS和双极BBD。

    电荷重新分配模数转换器(ADC)通过单级中的重复比较和有条件电容器切换实现逐次逼近A/D转换算法。他们能够在相对低采样率下提供非常高的精确度和分辨率(在当前已知的实现中高达18位)以及低功耗。

    流水线化的模数转换器(ADC)通常用于要求高采样率和高分辨率的应用中。流水线化的ADC通过在各个流水线级解析一位或若干位、将量化的估计值从该级处的信号中减去、以及将残差传送至下一流水线以供进一步处理来实现逐次逼近算法。已经利用包括开关电容器电路和电荷畴电路在内的各种电路技术实现流水线化ADC。本发明涉及电荷畴流水线化ADC。

    发明概述

    典型的电荷重新分配ADC通过在单级中实现逐次逼近算法来解析经采样的输入信号电压，从而要求多个时钟周期来处理每个样本。因此，这样的ADC的采样率受限于时钟速率的1/N的最大值，其中N是ADC的以位表示的分辨率。电荷重新分配ADC在给定采样率下的功耗能达到A/D转换的理论最小值。

    流水线化的ADC通过在各级仅解析几位、然后将未解析的残差信号传送至下一级以供进一步处理，从而提供较高采样率。通常此类转换器在每个时钟周期获得输入信号的一个样本，从而提供电荷重新分配ADC的采样率的约N倍。然而，它们消耗相对较大的功率，因为使用了通常为运算放大器的有源电路系统用于流水线运算。而且，每个此类流水线操作对传送的残差增加了误差成分，从而限制了此类ADC的可用分辨率和线性。

    本发明的实施例提供利用电荷畴电路系统实现的流水线化的ADC。整个信号，而非未解析的残差(如常规流水线化ADC中)从每级传送至下一级。在每一级中，执行如电荷重新分配ADC中一样的比较和有条件电容切换。在各个连续级累加地应用经解析的位。其结果是常规的电荷重新分配与流水线化的ADC的优点的组合：低功耗和高采样率。此外，此ADC架构能够在极低信号电荷下工作，从而使其利于与其它流水线化电荷畴ADC设计组合使用。

    附图简述

    上述内容将从以下对如附图中所示的本发明的示例实施例更具体的描述中明了，其中在各附图中相似的附图标记贯穿不同视图始终指代相同的部分。附图不一定是按比例的，相反重点放在示出本发明的实施例上。

    图1示出BBD电荷流水线级的简化电路图。

    图2示出与图1相关联的电压波形。

    图3示出两级BBD电荷流水线。

    图4示出与图3相关联的电压波形。

    图5示出包括有条件电荷重新分配的BBD电荷流水线级。

    图6示出与图5相关联的电压波形。

    图7示出具有两个独立电荷重新分配电容器的BBD电荷流水线级。

    图8示出包括电荷比较的单端BBD电荷流水线级。

    图9示出包括电荷比较的差分BBD电荷流水线级。

    图10示出包括有条件电荷重新分配和电荷比较的单端BBD电荷流水线级。

    图11示出根据本发明的两级ADC。

    图12示出与图11相关联的电压波形。

    图13示出根据本发明的三级ADC。

    图14示出根据本发明的差分两级ADC。

    本发明的详细描述

    以下是本发明的示例实施例的描述。本文引述的所有专利、公开申请和参考文献的教导通过参引整体纳入于此。

    现有技术的电荷重新分配ADC已经在单级中实现，其中信号输入电压被采样到由电容器阵列共享的公共节点上。然后根据逐次逼近算法在基准电压之间逐次切换这些电容器。此电容器切换过程在阵列的多个电容器之间重新分配采样到的电荷，从而导致公共节点处的电压变化。在该算法的各个步骤中，将所得的公共节点电压与基准电压比较，其中比较结果支配下一个电容器切换事件。此A/D转换过程的采样率有限，因为在获取下一采样之前，必须完成对于给定采样的整个多步逐次逼近过程。

    在现有技术的流水线化ADC中，各个级执行类似于电荷重新分配ADC中的那些操作，即比较和有条件电容器切换。然而，代替在单级中执行逐次逼近算法的所有步骤——如电荷重新分配ADC中所进行，流水线化ADC在各级中(通常在单时钟周期中)仅解析少量位，然后减去对应于已解析位的电荷，并将残差传送至下一级。在连续的流水线级中执行A/D转换的连续步骤，其中在各个步骤解析几位。

    本发明的实施例将这两种ADC架构的方面组合在电荷畴实现中。为了使其工作原理清楚，首先描述电荷畴流水线的基本原理。然后参考此流水线描述来描述本发明的ADC。

    在本发明中采用的电荷畴流水线是斗链式器件(BBD)类型。这样的流水线采用电荷转移电路将电荷从各个级传送至下一级。已知利用电子或空穴作为信号电荷载流子的这些电路的MOS和双极实现。在由相同发明人作出的以前的专利申请(2006年5月31日提交的题为“升压电荷转移流水线(Boosted Charge Transfer Pipeline)”的美国临时专利申请No.60/809,485)中描述了此类电路的某些示例。在以下描述中，电荷转移电路被视为抽象对象，因为它们工作的细节与本发明无关。为讨论起见，采用负的电荷载流子(电子)。

    借助于图1描述在本发明中采用的一般类型的BBD流水线的基本原理，图1描绘这种流水线的单个级。在该级中，电荷存储在电容器5上，而电容器5连接在存储节点2与电压V_C1之间。电荷经由电荷转移电路1进入该级，并且稍后经由电荷转移电路3离开该级。电压V_C1是控制该级中的电荷处理的时序的数字时钟信号。未示出的其它数字时钟信号可用于控制电荷转移电路的活动。

    流水线级的工作波形在图2中示出。在时刻t₀，时钟电压V_C1具有正值25。图1中的存储节点2的电压V₂也处于高的初始电压21。在t₁，负电荷开始从前一级(图1的左侧)经由电荷转移电路1转移到所示级中。随着该负电荷积聚在电容器5上，V₂下降至更负的值。如果转移了相对较少的负电荷，则节点2的电压稳定到相对较高的值22A；在转移了较多电荷的情况下，节点2稳定到更负的电压22B。在时刻t₂，进入该级的电荷转移完成。节点2的电压与电荷由公知的表达式Q＝CV来相关，其中C是节点2的总电容。在图1中，C由电容器5的电容C₅加上节点2的任何寄生电容构成；这种寄生电容通常很小且在本讨论中将忽略不计。

    在时钟电压V_C1切换到低态(电压26)时的时刻t₃，离开该级的电荷转移开始。电容器5将该电压转变耦合到节点2，从而也驱动V₂为低。电荷转移电路3吸收来自电容器5的电荷，从而限制节点2的负漂移，并最终致使节点2在t₄稳定到电压23。电压23是电荷转移电路3的特性，且与节点2上已存储的电荷量无关。电荷转移电路3将从电容器5吸收的电荷转移到节点4，该节点4是所示级之后的级的一部分。在t₄之后，电荷转移完成。

    最后，在时刻t₅，时钟电压V_C1返回到其初始状态(电压25)。其正向转变由电容器5耦合到节点2，从而使节点2升高到电压24。忽略寄生电容，在该转变期间没有电荷流到节点2上或从其流走；V₂的电压变化因此等于转变期间在t₅处的V_C1的电压变化。因为在该转变开始时V₂的值，即电压23与已处理的电荷无关，所以电压24同样与已处理的电荷无关。此转变完成此工作循环；在节点2处所得的电压24因此就是下一循环的初始电压。因此该级的初始电压状态在各循环间是恒定的，且电压21＝电压24。因此节点2上的初始和最终电荷也是相等的，且转出的电荷等于转入的电荷。

    总结：在t₁‑t₂期间，电荷被转移至图1所示的级中；在时刻t₂与t₃之间，它被临时存储在电容器5上，且被表现为值V₂；在时刻t₃‑t₄期间，该电荷被完全转移至下一级；在t₅，该级返回到其初始状态，准备好再次接收传入电荷。因此所示的基本级充当模拟电荷包的移位寄存器。

    应当理解的是，实际电路在各细节方面背离此理想描述。这样的偏离包括例如非零的寄生电容和不完美的电荷转移。然而，这些影响不会改变上述基本工作原理；而且这些原理可以足够的准确度应用于实际电路用于实用目的。因此在以下描述中没有考虑这些不理想影响。

    常规的BBD电荷流水线一般采用了简单的两相数字时钟信号，其同时控制电荷存储电容器和电荷转移电路。诸如图1的流水线电路和以下描述的其它流水线电路还利用两相时钟控制系统来工作。然而，在这些电路中，期望提供对该级中的电荷转移电路的行为和诸如电容器切换之类的其它受时钟控制的事件的独立控制。为此，本发明的电路采用控制电荷转移电路行为的附加时钟信号。将借助图3和4说明这些信号和它们的功能。

    图3示出包括两个连续级的流水线分段，各个类似于图1的基本流水线级。此流水线分段由以下部分组成：第一电荷转移电路31，它是未示出的前一流水线级的一部分；第一存储节点32、第一电容器35以及电荷转移电路33，它们共同构成第一流水线级38；以及第二存储节点34、第二电容器36以及电荷转移电路37，它们共同构成第二流水线级39。时钟电压V_C1和V_C2分别驱动两个电容器；而数字时钟信号S_CT1和S_CT2控制电荷转移电路。

    在图4中示出了与图3的电路的工作相关联的波形。涉及图3中的第一级38的波形V₃₂和V_C1分别与图2中的V₂和V_C1的波形相同。涉及图3中的第二级39的波形V₃₄和V_C2类似于第一级中的波形，但相对于第一级中的波形偏移半个时钟周期。因此图3的两级在完整时钟周期的交替半周期上工作。在所示的第一半周期中，当电荷经由电荷转移电路31转移至图3中的第一级38中时，电荷经由电荷转移电路37转移出第二级39(至未示出的下一级中)。同样，在第二个半周期期间，当电荷经由电荷转移电路33转移出第一级38时，它被转移至第二级39。

    为控制电荷转移的方向，有必要选择性地启用适当的电荷转移电路。数字信号S_CT1和S_CT2提供此控制。如图4所示，S_CT2在时间间隔t₁‑t₂期间被置为有效(高)。此控制信号启用电荷转移电路31和37，它们在如上所述的此时间间隔期间是有效的。在第二半周期t₃‑t₄中的相应的时间间隔期间，S_CT1被置为有效，从而启用电荷转移电路33。数字信号S_CT1和S_CT2用来控制电荷转移电路的动作的实际方式与本发明无关。在上述专利申请(“升压电荷转移流水线(Boosted Charge‑Transfer Pipeline)”)中描述了这些控制的某些示例。

    刚才描述的两相工作模式以及对电荷转移电路的控制(通过等价于S_CT1和S_CT2的信号)在以下描述的所有流水线电路中使用。为清楚起见，这些细节在随后的附图或描述中不再重复。

    为了用类似于图1的级组成的流水线形成本发明的ADC，除电荷存储和电荷转移之外，还需要两个操作：必须比较电荷与基准值，该基准值通常是另一电荷；以及必须在存储节点上执行有条件的电荷重新分配。在此发明的ADC中，这些操作中的一个或两个在若干个流水线级中的每一个中进行。以下说明这些操作的实现，从电荷重新分配开始。

    参考图5和6描述如本发明的ADC中所采用的电荷重新分配。为本讨论，示出单端级。在实际ADC设计中，通常优选差分操作；两种模式在本发明的范围内都是可能的。图5所示的流水线级保留图1所示的所有元件，且包括一个新元件：连接在电荷存储节点2与电压V_QR1之间的电容器6(电容值为C₆)。图6示出图5的电路的工作波形。

    图6的波形与图2中所示的波形相同，但以下讨论的时间间隔t_3A‑t_3B除外。如同在图2中那样，在t₁与t₂之间电荷被转移到该级中，导致V₂与传入电荷成比例地下降，从而稳定在电压42。由于传入电荷引起的V₂的变化与节点2的总电容成反比，在图5中节点2的总电容是C＝C₅+C₆。如图2中一样，该级的电荷转出在t₃时开始，其由V_C1的负转变驱动。至t₄，V₂稳定至电压43，该电压43与先前节点2上的电荷无关，且该级的电荷转出完成。在t₅时，V_C1返回至其初始高态(电压45)，从而完成该级的工作周期。

    在t_3A与t_3B之间，图5的新特征开始起作用。电压V_QR1初始处于电压47。在时刻t_3A，电压V_QR1有条件地从电压47切换至电压48。此处所使用的术语“有条件地”表示V_QR1如所述地切换或者它保持于电压47；这些结果在图6中分别被示为虚线和实线。V_QR1的这种有条件的转变经由C₆耦合到节点2，在节点2处，由于电容性分压，其产生类似但较小的电压变化。如果V_QR1切换，则节点2处的电压改变至电压49(虚线)，而如果不切换则维持在电压42(实线)。在时刻t_3B，V_QR1无条件地恢复至电压47，从而V₂返回至电压42。因此电压V₂在t_3A与t_3B之间与输入电荷和V_QR1的(有条件)状态两者有关，但在t_3B之后仅与输入电荷有关。

    将关系Q＝CV应用于图5和6的条件，并采用符号v41表示“电压41”，v42表示“电压42”等，我们可将t＝t₂时电荷储存节点2的电压V₂表示为：

    V₂＝v₄₂＝v₄₁+Q_输入/C    方程1

    其中Q_输入是来自前级的传入电荷(在此示例中为负)，而C＝C₅+C₆是节点2处的总电容。

    在V_QR1的有条件转变之后(t＞t_3A)，节点2电压变成：

    V₂＝v₄₂+ΔV_QR1C₆/C＝v₄₁+(Q_输入+ΔV_QR1C₆)/C    方程2

    其中ΔV_QR1是电压V_QR1在t_3A时的变化，其值为(v₄₈‑v₄₇)或零。V₂的相应变化ΔV_QR1C₆/C是由于电容器6与该节点的总电容之间的电容性分压引起的。由电容性分压引起的此电压变化替代地称为“电荷重新分配”。方程2定量地示出了V₂与输入电荷和V_QR1的有条件变化的相关性。在以下讨论中，诸如V_QR1之类的有条件的可切换电压被称为“电荷重新分配电压”；由这些电压驱动的诸如电容器6之类的电容器被称为“电荷重新分配电容器”。

    图5和6中所示以及方程2中所表达的电荷重新分配原理可被扩展，如图7的电路所示。该电路与图5的电路相同，但电容器6在此被重命名为6‑1而且增加了第二电荷重新分配电容器6‑2和电压源V_QR2除外。为了便于以下分析，电容器6‑1和6‑2的电容分别表示为C₁和C₂。此电路的操作如图6所示，但V_QR1和V_QR2可在t_3A时独立地切换除外。(在t_3B两者均返回至它们的原始电压，与图6中的电压47相等。)在这些改变的情况下，节点2的总电容变成C＝C₅+C₁+C₂。在将V_QR1和V_QR2的(独立)变化分别表达为ΔV_QR1和ΔV_QR2的情况下，我们通过从方程2的展开获得节点2在时刻t_3A和t_3B之间的电压：

    V₂＝v₄₂+ΔV_QR1C₁/C+ΔV_QR2C₂/C

      ＝v₄₁+(Q_输入+ΔV_QR1C₁+ΔV_QR2C₂)/C    方程3

    利用按要求那样多的电荷重新分配电容器和独立可切换电压的情况下，此原理可无限地扩展。然后节点2处所得的电压类似于方程3，其中有针对每一个这样的电容器的ΔV_QRkC_k形式的项，C是总电容。在没有电荷重新分配电容器的情况下，如图1一样，方程3简化为方程1，而且总的级电容就是图1中的单个电容器5的电容。

    在以上的图5中，数量(v₄₈‑v₄₇)被示为负。这种符号选择仅仅是示例：方程2和3(以及所示的向更多电容器的扩展)对任一种符号选择保持有效。同样，ΔV_QR1、ΔV_QR2等的各个值可具有不同的值或符号。类似地，V_QR1在t_3B时转变成的电压不需要是原始电压(在给出的示例中为v₄₇)。不过，它必须是无条件的电压；即V_QR1等在t_3B之后的最终值必须与t_3A时的转变无关。

    时刻t_3A和t_3B的精确位置对图5和7的电路的操作并不关键。V_QR1等的有条件转变(图6中的t_3A)可早在t₁时发生，而V_QR1等向它们的无条件最终状态的转变(图6中的t_3B)可晚在t₃时发生。方程2和3在t₂稍后和t_3A时变得有效，并保持有效直到t_3B。

    构造根据本发明的ADC所需的第二操作是电荷比较。图8示出在流水线级中提供电荷比较的电路。图8的电路与图1的电路类似，其中增加了电压比较器8和锁存电路9。比较器8将节点2的电压与基准电压V_RC比较。在t₂之后节点2处的电压取决于转移到该级中的电荷量，如方程1中所表达地。由于此相关性，电压比较器8实现了节点2上的电荷与基准的比较。锁存电路9在由数字时钟信号V_CC1定义的t₂与t₃之间的时刻处捕获此比较的结果，并提供数字输出电压V_B。

    如上所述，许多实用的电荷畴流水线化的ADC采用差分电路系统。在这样的电路系统中，信号由电荷对表示，电荷对的差值与信号成正比。此安排允许用单极电荷包表示双极信号，而且还能提供动态范围和不受噪声影响的好处。

    图9示出功能上类似于图8的单端级的差分流水线级。图9的电路包含两个电荷流水线，每一个与图1的电荷流水线相同。上流水线包含元件1A、2A、3A、4A以及5A，它们等价于图1中的元件1、2、3、4以及5。下流水线包含元件1B到5B，它们也等价于图1的元件1到5。此电路中的锁存电路9与图8中用作相同功能。不过，在此差分配置中，比较器8比较两个电荷存储节点2A和2B的电压，而不是像图8那样与固定基准作比较。因此，图9中的比较器决策是基于t₂‑t₃时间间隔期间的差分电荷信号的符号。

    为简单起见返回单端电路，图10示出了其中刚才描述的电荷比较功能与之前描述的电荷重新分配电路系统组合的流水线级。图10的电路将图8的元件与来自图5的电荷重新分配电容器6与电压V_QR1组合。利用此组合，比较器8感测如方程2给出的由对级的输入电荷与电荷重新分配的组合产生的电压。如图8和9的电路中一样，时钟电压V_CC1确定比较器输出被锁存的时刻。此时刻被选择成在方程2有效的时间间隔内出现，如上所述。具有如图7中的附加电荷重新分配电容器的类似电路组合为比较器提供由方程3给出的输入信号；同样也为附加的电荷重新分配电容器提供输入信号。

    在根据本发明的ADC中，各个流水线级设置有类似于以上所述的比较器和锁存电路。来自每一个这样的锁存电路的数字输出信号组成完整的ADC的数字输出中的一位。此外，每一个这样的数字输出用来控制以下流水线级中的有条件电荷重新分配，如以下所示。为实现此控制，需要附加的电路，其接收该数字信号作为输入，并提供与图6中的V_QR1的逻辑意义、时序以及幅值相似的信号作为输出。此电路可利用众所周知的方法实现，因此将不进行详细描述；在以下描述中它将被称为“电荷重新分配驱动器”电路。

    图11示出根据本发明的ADC的前两级，其包括上述在提供模数转换的两位的单端流水线中的电荷重新分配、电荷比较以及电荷重新分配驱动器电路。第一流水线级111与图8的级类似，而且被提供时钟相V_C1和V_CC1。级112与图10的电路类似，包括由输入电压V_QR1驱动的电荷重新分配电容器；级112被提供时钟相V_C2和V_CC2。两级均被提供比较器基准电压V_RC。分别提供级111和112的锁存数字输出作为输出V_B1和V_B2。电荷重新分配驱动器电路113以V_B1作为输入，V_QR1作为输出。

    图12示出图11的电路的工作波形。在图4中的两个独立面板中绘出了分别被标识为V₁₁₁和V₁₁₂的每个流水线级中的电荷存储节点电压和它们各自的电荷控制时钟相V_C1和V_C2以及(直流)比较器基准电压V_RC。所描述的两相时钟控制系统与图4中所示的时钟控制系统相同。示出了被标识为121、122、123以及124的四个时钟半周期。

    两个连续的电荷包通过流水线可如下地描述。在第一时钟半周期121期间，第一电荷包被转移到级111中，从而使存储节点电压V₁₁₁降至电压125A。在第二半周期122期间，此电荷包从级111转移至级112，从而使V₁₁₂降至标识为125B的同一电平。在第三半周期123期间，相同的电荷被转移出级112至未示出的下一流水线级中。同时，也在半周期123期间，第二电荷包被转移到级111中，从而使存储节点电压V₁₁₁降至电压127A。在第四半周期124期间，第二电荷包被转移至级112中，从而使其存储节点电压V₁₁₂降至标识为127B的同一电压。

    电荷比较和重新分配如下地发生。将存储节点电压V₁₁₁和V₁₁₂与V_RC比较；比较结果分别在标明的时刻t_CC1和t_CC2时被锁存，从而产生数字输出V_B1和V_B2。(这些锁存时刻由图11中所示的相应的锁存时钟V_CC1和V_CC2支配。它们在各个完整时钟周期中重现。)在半周期121期间，在t_CC1锁存比较V₁₁₁与V_RC的结果，从而导致如图所示的V_B1的高态(数字1)。在此时刻感测到的V₁₁₁的值是输入电荷的函数，如由方程1给出地。

    如图11所示，电荷重新分配驱动器113接收V_B1并输出电荷重新分配电压信号V_QR1，该V_QR1被输入到级112。此V_QR1信号的方向(从V_B1反转而来)及其时序(从V_B1延迟)在图12中示出。如上所述，V_QR1的转变引起V₁₁₂的相应变化，从而短暂地得到电压126。图12中所示的V_QR1时序示出本发明的一个特征：给定级(此示例中的111)的比较结果支配诸如112之类的随后级中的电荷重新分配。

    在半周期122中的t_CC2，V₁₁₂与V_RC比较的结果被锁存，得到所标明的V_B2值(在此示例中也是数字1)。注意其值支配此V_B2决策的V₁₁₂电压包括输入电荷包的效果和V_QR1切换的效果，如方程2所给出地。如果V₁₁₂比V_RC更负，则V_B2将是数字0。

    第二电荷包在半周期123期间被转移到级111中，从而导致V₁₁₁电压127A。因为v_127A＜V_RC，所以在t_CC1时锁存的所得V_B1值是数字0，如图12所示。因此，当此第二电荷包被转移到级112中时(从而得到V₁₁₂电压127B)，V_QR1不会作出负转变，且V₁₁₂在整个半周期124中保持为电压127B。因为v_127B＜V_RC，所以在此半周期中的t_CC2时锁存的所得的V_B2值也是数字0。

    图13示出以上讨论的概念向三个级的扩展。除了图11中所示的元件之外，它包括：由时钟相V_C1和V_CC1控制的第三流水线级114(类似于级111)；两个附加的电荷重新分配驱动器115和116；以及锁存电路117。流水线级114包括由两个电荷重新分配电压V_QR2和V_QR3控制的两个电荷重新分配电容器。V_QR2是电荷重新分配驱动器115的输出，该驱动器115的输入是V_B2，即在级112中解析的位。V_QR3是电荷重新分配驱动器116的输出，该驱动器116的输入是信号118，即锁存电路117的输出，该锁存电路117的输入是V_B1，即在级111中解析的位。级114提供V_B3作为其数字输出位。

    图13的电路的操作如下。前两级111和112完全如上所述地工作。电荷包作为输入被接收至级111，又被转移至级112、至级114，然后转移出级114至下一流水线级(未示出)。第二级112中的电荷重新分配由第一级111中作出的位决策支配：第一级输出位V_B1被电荷重新分配驱动器113延迟并反相以产生V_QR1，如上所述。同样，第三级114中的一个电荷重新分配电容器由第二级112中作出的位决策控制：第二级输出位V_B2被电荷重新分配驱动器115延迟并反相以产生V_QR2。第三级114中的另一个电荷重新分配电容器由V_B1的延迟版本控制：锁存电路117在t_CC2捕获V_B1的状态(与V_B2被锁存的同时)以产生数字信号118。信号118又向电荷重新分配驱动器116提供输入，其输出是V_QR3。

    这种操作的效果如下：电荷包被转移到第一级111中，在第一级111中所得的电压与基准V_RC比较，其比较结果被提供为输出V_B1。电荷包然后被转移至第二级112。在级112中，如果V_B1指示该包小于(电荷等效的)阈值，则将基准电荷暂时添加至该电荷包中。然后将级112中的组合电荷与同一基准比较，从而得到输出V_B2，将其提供作为第二级输出。电荷包然后被转移至第三级114。注意所转移的电荷等于原始输入包：在转移发生之前，暂时添加的基准电荷被去除。在级114中，有关同一包的两个之前的决策控制两个独立基准电荷的有条件添加。为此V_B2在需要时可用。锁存电路117用于传送第一级位决策(V_B)，从而它在第三级114中需要时可用。将由原始电荷包产生的电压加上级114中两个有条件添加的电荷与基准V_RC比较，其结果被提供作为输出V_B3。最终结果是，在每一级将输入电荷的顺序增加版本与固定的阈值比较，每一级处的位决策支配所有下游级处的有条件电荷添加。此功能适合于实现众所周知的逐次逼近A/D转换算法，其中顺序输出位V_B1、V_B2以及V_B3是转换的数字结果，最高位(MSB)在先。

    这种三级ADC示例说明了本发明的主要特征；通过显然的扩展，相同原理也可应用于四个或更多级。各级比前一级多一个电荷重新分配电容器。位决策在每一级处被类似于117的锁存电路延迟，从而在每一级处，来自前一级的位决策的完整集合对电荷重新分配控制可用。

    除上述单端实施例之外，可利用类似于图9的电路的差分流水线具体化本发明的ADC。作为示例，图14示出图11的两级ADC电路的差分实现。级141和142类似于图11中的级111和112。时钟控制(V_C1、V_CC1、V_C2以及V_CC2)与图11中的时钟控制相同。比较器146和147在功能上与图11中的比较器相似，但图14中的比较是在差分电荷存储节点电压之间而不是单个电荷存储节点与基准电压之间进行除外。如图11中一样，第一级输出位V_B1控制第二级中的有条件电荷添加。然而，在图14中，两个电荷重新分配驱动器144和145接收互补逻辑输入：驱动器144直接接收V_B1，而驱动器145接收由逻辑反相器143提供的V_B1的补。因此V_B1的两种逻辑状态在每个周期时对上存储节点或下存储节点(但不是二者同时)产生有条件的电荷添加。类似于从图11到图13的扩展，此差分实施例可扩展至更多级。

    尽管已经参考本发明的示例实施例具体示出并描述了本发明，但本领域的技术人员将理解可在其中进行各种形式和细节上的改变，而不会脱离由所附权利要求书涵盖的本发明的范围。