精密斩波稳零电流镜.pdf

一种斩波稳零电流镜包括被连接成镜像反射输入电流Iin的一对FET。在一个实施例中，开关网络S1和S2具有各自连接到FET漏极的输入并且分别以时钟信号CLK1和CLK2来工作。一ro提升放大器A1具有连接到S2的输出的输入和通过开关网络S3连接到一对级联FET的栅极的输出，其中开关网络S3以时钟信号CLK2S来工作，一个级联FET的漏极连接到Iin而另一个FET的漏极提供电流镜输出Iout。对S1计时以减小失配误差，而对S2和S3计时以减小由于A1的偏压所引起的误差，其中CLK2和CLK3相对于CLK1移位，以减小由于寄生电容所引起的误差。

1.  一种斩波稳零电流镜，包括：
第一对场效应晶体管(FET)(MP1、MP2)，其源极连接到电源电压而其栅极连接到输入电流I_in；
第一开关网络(S1)，它包括两个输入(in1、in2)、两个输出(out1、out2)以及一个时钟输入，所述输入in1和in2分别连接到MP1和MP2的漏极，所述网络被设置成响应于施加到S1的时钟输入上的第一时钟信号(CLK1)将in1和in2交替地分别连接到out1和out2以及分别连接到out2和out1；
第二开关网络(S2)，它包括两个输入(in1、in2)、两个输出(out1、out2)以及一个时钟输入，所述输入in1和in2分别与MP1和MP2的漏极相耦合，所述第二开关网络被设置成响应于施加到S2的时钟输入上的第二时钟信号(CLK2)将in1和in2交替地分别连接到out1和out2以及分别连接到out2和out1；
输出阻抗(r_o)提升放大器(A1)，它具有差分输入(in1、in2)和输出(out1、out2)以及一参考电压输入，所述差分输入in1和in2分别连接到S2的out1和out2，且所述参考电压输入连接到一电压V_ref；
第三开关网络(S3)，它包括两个输入(in1、in2)、两个输出(out1、out2)以及一个时钟输入，所述输入in1和in2分别连接到A1的out1和out2，所述第三开关网络被设置成响应于施加到S3的时钟输入上的第三时钟信号(CLK2S)将in1和in2交替地分别连接到out1和out2以及分别连接到out2和out1；以及
第二对FET(MP3、MP4)，其源极分别连接到S1的输出out1和out2，其栅极分别连接到S3的out1和out2，MP3的漏极连接到I_in而MP4的漏极提供所述电流镜的输出I_out，使得所述第一对FET与所述第二对FET级联并且使得所述放大器提升MP4的漏极上的输出阻抗；
所述电流镜被设置成使得：
开关网络S1以CLK1作为时钟，以对MP1和MP2的漏极上的信号进
行斩波，并从而减小由于MP1和MP2之间的失配所引起的I_out的误差；
以及
开关网络S2以CLK2作为时钟，以对MP1和MP2的漏极上的放大器A1的偏压进行斩波；以及开关网络S3以CLK2S作为时钟，以对A1的输出上的信号进行斩波，从而减小由于所述r_o提升放大器的偏压所引起的I_out的误差并使得所述r_o提升放大器始终以负反馈进行工作，CLK2和CLK2S相对于CLK1移位以减小由于MP3和MP4的源极上的寄生电容所引起的I_out的误差。

2.  如权利要求1所述的电流镜，其特征在于，所述CLK2的频率是CLK1的频率的两倍。

3.  如权利要求1所述的电流镜，其特征在于，所述CLK2和CLK2S相对于CLK1移位，使得在所述寄生电容两端出现的电压以相同的电压开始和结束电流镜斩波周期的每一部分，以使没有电荷从所述寄生电容传输到I_out。

4.  如权利要求3所述的电流镜，其特征在于，所述CLK1和CLK2被设置成使得CLK2在CLK1的每次转换过程中都为低。

5.  如权利要求3所述的电流镜，其特征在于，所述CLK1和CLK2被设置成使得CLK2在CLK1的每次转换过程中都为高。

6.  如权利要求3所述的电流镜，其特征在于，所述CLK1和CLK2被设置成使得当CLK1为低时，CLK2为低的时间量与CLK2为高的时间量之比是50∶50。

7.  如权利要求3所述的电流镜，其特征在于，所述CLK1和CLK2被设置成使得当CLK1为高时，CLK2为低的时间量与CLK2为高的时间量之比是50∶50。

8.  如权利要求3所述的电流镜，其特征在于，所述CLK2和CLK2S相对于CLK1相移八分之一周期。

9.  如权利要求1所述的电流镜，其特征在于，所述产生输入电流I_in的电路以频率a进行斩波，而CLK1以频率b工作，其中a≠b。

10.  如权利要求8所述的电流镜，其特征在于，b＝2*a。

11.  如权利要求1所述的电流镜，其特征在于，还包括与所述差分放大器的out1和out2相耦合以便于向所述放大器提供频率补偿的第一和第二电容器。

12.  如权利要求1所述的电流镜，其特征在于，所述CLK2的频率是CLK1的频率的两倍，并且CLK1和CLK2被设置成使得：
CLK2在CLK1的每次转换过程中都为低；
当CLK1为低时，CLK2为低的时间量与CLK2为高的时间量之比是50∶50；以及
当CLK1为高时，CLK2为低的时间量与CLK2为高的时间量之比是50∶50。

13.  如权利要求1所述的电流镜，其特征在于，所述CLK2的频率是CLK1的频率的两倍，并且CLK1和CLK2被设置成使得：
CLK2在CLK1的每次转换过程中都为高；
当CLK1为低时，CLK2为低的时间量与CLK2为高的时间量之比是50∶50；以及
当CLK1为高时，CLK2为低的时间量与CLK2为高的时间量之比是50∶50。

14.  如权利要求1所述的电流镜，其特征在于，所述开关网络S2的输入in1和in2分别连接到MP1和MP2的漏极。

15.  如权利要求1所述的电流镜，其特征在于，所述开关网络S2的输入in1和in2分别连接到S1的out1和out2。

16.  如权利要求1所述的电流镜，其特征在于，所述FET MP1和MP2和所述开关网络都具有相关联的寄生电容，所述电流镜被设置成使得CLK2和CLK2S相对于CLK1移位，以减小由于所述相关联的寄生电容所引起的I_out的误差。

17.  如权利要求1所述的电流镜，其特征在于，所述提供输入电流I_in的电路采用相对于CLK1偏斜的时钟进行斩波。

18.  一种斩波稳零电流镜，包括：
第一对场效应晶体管(FET)(MP1、MP2)，其源极连接到电源电压而其栅极连接到输入电流I_in；
第一开关网络(S1)，它包括两个输入(in1、in2)、两个输出(out1、out2)以及一个时钟输入，所述输入in1和in2分别连接到MP1和MP2的漏极，所述网络被设置成响应于施加到S1的时钟输入上的第一时钟信号(CLK1)将in1和in2交替地分别连接到out1和out2以及分别连接到out2和out1；
第二开关网络(S2)，它包括两个输入(in1、in2)、两个输出(out1、out2)以及一个时钟输入，所述输入in1和in2分别连接到MP1和MP2的漏极，所述第二开关网络被设置成响应于施加到S2的时钟输入上的第二时钟信号(CLK2)将in1和in2交替地分别连接到out1和out2以及分别连接到out2和out1；
输出阻抗(r_o)提升放大器(A1)，它具有差分输入(in1、in2)和输出(out1、out2)以及一参考电压输入，所述差分输入in1和in2分别连接到S2的out1和out2，且所述参考电压输入连接到电压V_ref；
第三开关网络(S3)，它包括两个输入(in1、in2)、两个输出(out1、out2)以及一个时钟输入，所述输入in1和in2分别连接到A1的out1和out2，所述第三开关网络被设置成响应于施加到S3的时钟输入上的第三时钟信号(CLK2S)将in1和in2交替地分别连接到out1和out2以及分别连接到out2和out1；以及
第二对FET(MP3、MP4)，其源极分别连接到S1的输出out1和out2，其栅极分别连接到S3的out1和out2，MP3的漏极连接到I_in而MP4的漏极提供所述电流镜的输出I_out，使得所述第一对FET与所述第二对FET级联并且使得所述放大器提升MP4的漏极上的输出阻抗；
所述电流镜被设置成使得：
CLK2的频率是CLK1的频率的两倍，
CLK2在CLK1的每次转换过程中都为低；
当CLK1为低时，CLK2为低的时间量与CLK2为高的时间量之比是50∶50；以及
当CLK1为高时，CLK2为低的时间量与CLK2为高的时间量之比是50∶50；
开关网络S1以CLK1作为时钟，以对MP1和MP2的漏极上的信号进行斩波，并从而减小由于MP1和MP2之间的失配所引起的I_out的误差；
以及
开关网络S2以CLK2作为时钟，以对MP1和MP2的漏极上的放大器A1的偏压进行斩波；以及开关网络S3以CLK2S作为时钟，以对A1的输出上的信号进行斩波，从而减小由于所述r_o提升放大器的偏压所引起的I_out的误差并使得所述r_o提升放大器始终以负反馈进行工作，CLK2和CLK2S相对于CLK1移位，使得在所述MP3和MP4的源极上的寄生电容两端所出现的电压以相同的电压开始和结束电流镜斩波周期的每一部分，以使没有电荷从所述寄生电容传输到I_out。

19.  一种斩波稳零电流镜，包括：
第一对场效应晶体管(FET)(MP1、MP2)，其源极连接到电源电压而其栅极连接到输入电流I_in；
第一开关网络(S1)，它包括两个输入(in1、in2)、两个输出(out1、out2)以及一个时钟输入，所述输入in1和in2分别连接到MP1和MP2的漏极，所述网络被设置成响应于施加到S1的时钟输入上的第一时钟信号(CLK1)将in1和in2交替地分别连接到out1和out2以及分别连接到out2和out1；
第二开关网络(S2)，它包括两个输入(in1、in2)、两个输出(out1、out2)以及一个时钟输入，所述输入in1和in2分别连接到MP1和MP2的漏极，所述第二开关网络被设置成响应于施加到S2的时钟输入上的第二时钟信号(CLK2)将in1和in2交替地分别连接到out1和out2以及分别连接到out2和out1；
输出阻抗(r_o)提升放大器(A1)，它具有差分输入(in1、in2)和输出(out1、out2)以及一参考电压输入，所述差分输入in1和in2分别连接到S2的out1和out2，且所述参考电压输入连接到电压V_ref；
第三开关网络(S3)，它包括两个输入(in1、in2)、两个输出(out1、out2)以及一个时钟输入，所述输入in1和in2分别连接到A1的out1和out2，所述第三开关网络被设置成响应于施加到S3的时钟输入的第三时钟信号(CLK2S)将in1和in2交替地分别连接到out1和out2以及分别连接到out2和out1；以及
第二对FET(MP3、MP4)，其源极分别连接到S1的输出out1和out2，其栅极分别连接到S3的out1和out2，MP3的漏极连接到I_in而MP4的漏极提供所述电流镜的输出I_out，使得所述第一对FET与所述第二对FET级联并且使得所述放大器提升MP4的漏极上的输出阻抗；
所述电流镜被设置成使得：
CLK2的频率是CLK1的频率的两倍，
CLK2在CLK1的每次转换过程中都为高；
在CLK1为低时，CLK2为低的时间量与CLK2为高的时间量之比是50∶50；以及
当CLK1为高时，CLK2为低的时间量与CLK2为高的时间量之比是50∶50；
开关网络S1以CLK1作为时钟，以对MP1和MP2的漏极上的信号进行斩波，并从而减小由于MP1和MP2之间的失配所引起的I_out的误差；
以及
开关网络S2以CLK2作为时钟，以对MP1和MP2的漏极上的放大器A1的偏压进行斩波；以及开关网络S3以CLK2S作为时钟，以对A1的输出上的信号进行斩波，从而减小由于所述r_o提升放大器的偏压所引起的I_out的误差并使得所述r_o提升放大器始终以负反馈进行工作，CLK2和CLK2S相对于CLK1移位，使得在所述MP3和MP4的源极上的寄生电容两端所出现的电压以相同的电压开始和结束电流镜斩波周期的每一部分，以使没有电荷从所述寄生电容传输到I_out。

20.  一种斩波稳零电流镜，包括：
第一和第二电阻器，其电阻分别为R1和R2且分别连接在电源电压与第一和第二节点之间；
开关网络(S4)，它包括两个输入(in1、in2)、两个输出(out1、out2)以及一个时钟输入，所述输入in1和in2分别连接到所述第一和第二节点，所述网络被设置成响应于施加到S4的时钟输入上的第一时钟信号(CLK1)将in1和in2交替地分别连接到out1和out2以及分别连接到out2和out1；
经斩波的放大器(A2)，它具有第一和第二输入和一个输出，所述第一输入在其上施加了将被镜像反射的电流(I_in)的第三节点处连接到out1，且所述第二输入在第四节点处连接到out2，所述放大器以第二时钟信号(CLK2)进行斩波；以及
晶体管(MP5)，其栅极连接到A2的输出，其源极连接到所述第四节点，且其漏极提供所述电流镜的输出电流I_out；
所述电流镜被设置成使得：
开关网络S4以CLK1作为时钟，以对所述第一和第二节点上的信号进行斩波，并从而减小由于R1和R2之间的失配所引起的I_out的误差；以及
CLK2相对于CLK1移位，从而减小由于MP5的源极上的寄生电容所引起的I_out的误差。

21.  如权利要求20所述电流镜，其特征在于，所述CLK2相对于CLK1移位，使得在所述寄生电容两端所出现的电压以相同的电压开始和结束电流镜斩波周期的每一部分，以使没有电荷从所述寄生电容传输到I_out。

22.  如权利要求21所述电流镜，其特征在于，所述CLK2的频率是CLK1的频率的两倍。

23.  一种斩波稳零电流镜，包括：
第一和第二电阻器，其电阻分别为R1和R2且分别连接在电源电压与第一和第二节点之间；
开关网络(S4)，它包括两个输入(in1、in2)、两个输出(out1、out2)以及一个时钟输入，所述输入in1和in2分别连接到所述第一和第二节点，所述网络被设置成响应于施加到S4的时钟输入上的第一时钟信号(CLK1)将in1和in2交替地分别连接到out1和out2以及分别连接到out2和out1，一将被镜像反射的输入电流(I_in)施加到S4的out2上；
开关网络(S5)，它包括两个输入(in1、in2)、两个输出(out1、out2)以及一个时钟输入，所述输入in1和in2分别连接到所述第一和第二节点，所述网络被设置成响应于施加到S5的时钟输入上的第一时钟信号(CLK1)将in1和in2交替地分别连接到out1和out2以及分别连接到out2和out1；
经斩波的放大器(A2)，它具有第一和第二输入和一个输出，所述第一输入连接到S5的out1，所述第二输入连接到S5的out2，所述放大器以第二时钟信号(CLK2)进行斩波；以及
晶体管(MP5)，其栅极连接到A2的输出，其源极连接到S4的out2，且漏极提供所述电流镜的输出电流I_out；
所述电流镜被设置成使得：
开关网络S1和S2以CLK1作为时钟，以对所述第一和第二节点上的信号进行斩波，并从而减小由于R1和R2之间的失配所引起的I_out的误差；
以及
CLK2相对于CLK1移位，从而减小由于MP5的源极上的寄生电容所引起的I_out的误差。

24.  如权利要求23所述电流镜，其特征在于，所述CLK2相对于CLK1移位，使得在所述寄生电容两端所出现的电压以相同的电压开始和结束电流镜斩波周期的每一部分，以使没有电荷从所述寄生电容传输到I_out。

25.  如权利要求24所述电流镜，其特征在于，所述CLK2的频率是CLK1的频率的两倍。

精密斩波稳零电流镜
本申请要求Botker等人于2004年6月15日提交的临时专利申请号为60/580,295的专利的优先权。
发明背景
发明领域
本发明涉及电流镜领域，尤其涉及精确斩波稳零电流镜。
相关技术描述
电流镜广泛应用于模拟电路设计。有些应用需要具有较高准确度，即，具有精确已知的输出电流(I_out)与输入电流(I_in)之比的电流镜。
由于很难实现两个晶体管的精确匹配，因此简单的双晶体管电流镜可能无法提供所需的准确度。为了减小可能由于晶体管失配所引起的误差，经常使用经斩波的电流镜；图1a-1c示出了这类电流镜的工作。该电流镜采用双相斩波周期工作。图1a示出了电流镜在第一相位周期中的工作：场效应晶体管(FET)M1是二极管连接的并且将输入电流(I_in)镜像反射到FET M2，这产生了输出电流I_out1。在第二斩波相位周期(图1b)中，M1和M2互换：M2是二极管连接的并且将I_in镜像反射到M1，这产生了输出电流I_out2。
尽管经斩波的电流镜减小了失配误差，但是它们却不能被完全消除。假定由M2传导的电流与M1传导的电流的失配比率为(1+x)并且M1和M2以50/50的占空比互换。则平均输出电流I_out将由下式给出(假定50/50的占空比)：
I out = I out 1 + I out 2 2 ]]>
I_out1由下式给出：
I_out1＝I_in(1+x)；而I_out2由下式给出：
I out 2 = I in ( 1 1 + x ) . ]]>因此，失配(x)导致I_in和I_out之间的误差，由下式给出：
I out = I in ( 1 + x 2 2 + 2 x ) ]]>
如果失配x较小，则：
I out ≅ I in ( 1 + x 2 2 ) . ]]>
电流镜的工作在图1c中可以观察到，该图说明了在斩波周期的各个相位中I_out1和I_out2相对于I_in的情况。其它误差也有可能是由于诸如存在于电流镜晶体管漏极上的寄生电容、器件失配和输出阻抗失配等引起的，这能产生一输出偏置误差。同样，当驱动经斩波的电流镜的电路也被斩波时，如果电流镜和驱动电路是被同步斩波的话，就有可能产生定时相关误差。
发明概述
本发明提出了一种斩波稳零电流镜，它克服了上述问题中的某一些，并明显减小了由于晶体管失配、寄生电容和/或定时敏感度所引起的误差。
本发明的电流镜包括一对第一FET，它们的源极连接到电源电压而栅极则连接到输入电流I_in。第一开关网络(S1)具有两个输入(in1、in2)、两个输出(out1、out2)以及一个时钟输入。输入in1和in2连接到第一FET的漏极，并且S1响应于施加在时钟输入上的第一时钟信号交替地将in1和in2分别连接到out1和out2以及分别连接到out2和out1。第二开关网络(S2)也使其输入in1和in2连接成检测第一FET的漏极，并且响应于第二时钟信号交替地将in1和in2分别连接到其输出out1和out2以及分别连接到out2和out1。
该电流镜还包括输出阻抗(r_o)提升放大器(A1)，它具有分别连接于S2的out1和out2的差分输入(in1、in2)、差分输出(out1、out2)，以及其上施加了参考电压V_ref的参考电压输入。
第三开关网络(S3)具有分别连接于A1的out1和out2的输入in1和in2，并且响应于施加到S3的时钟输入上的第三时钟信号交替地将其输入in1和in2分别连接到其输出out1和out2以及分别连接到out2和out1。
第二对FET具有分别连接到S1的输出out1和out2的源极、分别连接到S3的out1和out2的栅极，其中一个FET的漏极连接于I_in而另一个FET的漏极则提供电流镜的输出I_out，使得第一对FET和第二对FET级联并且使得r_o提升放大器A1提升提供I_out的FET的漏极的输出阻抗。
该电流镜被设置成使得开关网络S1以第一时钟信号作为时钟，以减小由于第一对FET之间的失配所引起的I_out的误差。开关网络S2和S3分别以第二和第三时钟信号作为时钟，以减小由于r_o提升放大器的偏置电压所引起的I_out的误差。此外，第二和第三时钟信号相对于第一时钟信号移位，以减小由于存在于第二对FET的源极上的寄生电容而引起的I_out的误差。时钟信号还被设置成操作S1-S3，使得r_o提升放大器始终以负反馈进行工作。
本领域的技术人员将从以下结合附图的详细描述中更加清晰地了解本发明的其它特征和优点。
附图简要说明
图1a-1c示出了一种已知的斩波稳零电流镜的工作。
图2a是根据本发明的斩波稳零电流镜的示意图。
图2b是根据本发明的斩波稳零电流镜的另一个实施例的示意图。
图3是示出根据本发明的斩波稳零电流镜的工作的时序图。
图4a是根据本发明的斩波稳零电流镜的另一实施例的示意图。
图4b是根据本发明的斩波稳零电流镜的又一实施例的示意图。
本发明的详细描述
根据本发明的斩波稳零电流镜如图2a所示。“第一”对FET MP1和MP2具有连接于电源电压(VCC)的源极以及共同连接到将被镜像反射的电流，即输入电流I_in的栅极。MP1和MP2的漏极连接到开关网络S1的输入。S1具有两个输入(in1、in2)、两个输出(out1、out2)以及一个时钟输入。在工作中，S1响应于施加到时钟输入上的时钟信号CLK1将in1和in2分别连接于out1和out2或者将in1和in2分别连接于out2和out1。例如，在此处所示的实施例中，开关网络(包括S1)被设置成使得当所施加的时钟信号为低时，in1和in2分别连接到out1和out2；以及当所施加的时钟信号为高时，in1和in2分别连接到out2和out1。这样的开关网络是公知的。
与S1同样地配置和工作的第二开关网络S2也具有分别连接到MP1和MP2的漏极的输入in1和in2。S2响应于施加到其时钟输入上的时钟信号CLK2来工作。
放大器(A1)具有差分输入(in1、in2)和输出(out1、out2)，以及一参考电压输入。输入in1和in2分别连接到S2的out1和out2，而参考电压输入连接到电压V_ref。A1的输出out1和out2分别连接到开关网络S3的输入in1和in2，S3以与S1和S2相同的方式来配置和工作。S3响应于施加到其时钟输入上的时钟信号CLK2S来工作。值得注意的是，开关网络S1-S3可以用本领域技术人员所公知的多种不同方法来实现。例如，S1和S2可以由PMOS FET所构成，而S3则可以由PMOS和NMOS FET来构成。
第二对FET MP3和MP4具有分别连接到S1的输出out1和out2的源极以及分别连接到S3的输出out1和out2的栅极；MP3的漏极连接到输入电流I_in，而MP4的漏极则提供电流镜的输出电流I_out。
当如此设置时，FET MP1和MP2通过S1与FET MP3和MP4级联。放大器A1的输出驱动FET MP3和MP4，使得MP1和MP2漏极上的电压等于V_ref。采用这种方法，就可增大MP4漏极上的输出阻抗；因此本发明将放大器A1称之为“r_o提升”放大器。
由每一电流镜的开关网络所提供的斩波用于减小或消除输出电流I_out中的一个或多个误差分量。开关网络S1提供减小由于MP1和MP2之间失配所引起的I_out的误差所需的基本斩波。被镜像反射的电流(I_in)通常由自身被斩波的驱动电路提供。在这种情况下，开关网络S1较佳地以不同于用于对驱动电路斩波的频率，较佳地是驱动电路频率的两倍来斩波，以避免DC误差。用于驱动电路和S1的斩波时钟也较佳地是偏斜的，以减小或消除如果驱动电路的斩波开关和S1的开关同时转换则会引发的定时敏感性。
开关网络S2和S3一起工作，以减小几个不同的误差分量。由S2和S3提供的斩波所减小的一种误差源是由于r_o提升放大器A1的偏压所引起的误差。通过周期性地反转对A1的输入以及A1到MP3和MP4的输出，就能够明显减小由于A1的偏置电压所引起的I_out的误差。为了使得由于A1的偏压所引起的误差最小化，操作S2的时钟(CLK2)较佳地以驱动S1的时钟(CLK1)频率的两倍的频率来工作。
另一可能的误差源是MP3和MP4的n阱-衬底寄生电容(C1、C2)，以及任何等效电容。这些电容都会导致与A1的偏压和1/fC成正比的误差电流。为了确保这些电容不会在I_out中产生寄生电流，驱动开关网络S2和S3的时钟相对于驱动开关网络S1的时钟移位，使得在C1和C2两端所出现的电压以相同电压开始和结束电流镜斩波周期的每一部分；这将在下面作更加详细的说明。当如此设置时，就不会从这些寄生电容中传送任何电荷。
图2b示出了本发明的斩波稳零电流镜的一种可能的替换实现。该配置与图2a所示的相同，除了此处开关网络S2的输入in1和in2(这里标记为S2′)分别连接到开关网络S1的输出out1和out2之外。和图2a中的S2一样，S2′可以斩断A1的偏压。
值得注意的是，尽管在此处所述的示例性实施例中所描绘的晶体管被示出为FET，但是本发明也可以采用双极型晶体管以及相反极性的实施方法来实现。
图3示出了图2a和2b中所示的电流镜的工作的示例性时序图。对于其中提供I_in的电路被斩波的应用而言，示出了示例性斩波时钟DRIVE CLK。如上所述，驱动开关网络S1的时钟(CLK1)较佳地以DRIVE CLK的频率的两倍来进行斩波，以避免DC误差；此外，DRIVE CLK和CLK1较佳地是偏斜的，以减小或消除如果驱动电路的斩波开关和S1开关同时转换则可能产生的定时敏感性。在该示例中，在第一斩波相位(10)中，MP1是二极管连接的(通过MP3)并接受输入电流和来自MP2的输出电流；在第二斩波相位(12)中，MP2是二极管连接的(通过MP3)并且MP1变为电流镜的输出器件。
如上所述，CLK2较佳地以驱动S1的CLK1信号的频率的两倍来工作。另外，CLK2和CLK2S相对于CLK1移位，使得在C1和C2两端所出现的电压以相同的电压开始和结束电流镜斩波周期的每一部分，以确保不会有电荷从电流镜FET、级联FET和/或开关网络的寄生电容转移到输出电流I_our中。满足这一要求所需要的相移量并不需要十分确定，但八分之一周期的移位是较佳的。其必要条件是：
-当CLK1变低时，CLK2为低；以及当CLK1变高时，CLK2已经再次返回到低(如图3中的迹线20所示)；或者，
-当CLK1变低时，CLK2为高的；以及当CLK1变高时，CLK2已经再次返回到高(如图3中的替换CLK2迹线22所示，它是迹线20的反转)。
为了能够适当地消除由于A1的偏压所引起的误差，CLK2应该在CLK1的每一相应的相位期间都具有50％的占空比。因此，在CLK1为低和CLK1为高时，对于CLK2的高时间与低时间之比较佳地是50/50。
时钟信号CLK2S可被调节成使得放大器A1始终以负反馈的方式进行工作，并且S1-S3被操作成提供从A1的输出通过MP3和MP4以及MP1和MP2的漏极返回到A1的输入的必要的反馈路径。这使得A1在其线性区中工作。在图3中，始终信号CLK2S被示为看似为当CLK2沿着迹线20时那样(见迹线24)。当CLK2沿着迹线22时，CLK2S也必须被反转以维持负反馈(见迹线26)。
放大器A1-般需要使用诸如连接在S3的out1和out2与一固定电位(一般是接地)之间的电容器C3和C4进行频率补偿。
当CLK1、CLK2和CLK2S被设置成消除如此处所描述的由于A1的偏压以及电流镜FET、级联FET和/或开关网络的寄生电容所引起的误差时，电流镜输出电流的总误差可以减小一个5-10的因数(根据仿真结果)。当将电流镜设置成提供1∶1的输入/输出的传递函数以及具有非一传递函数时，就可以实现由本发明的电流镜所贡献的优点。
图4a示出了减小电流镜输出电流中的寄生电容相关误差的另一实施例。这里，FET MP1和MP2各自分别用具有电阻R1和R2的电阻器来替代。R1和R2连接在电源电压和开关网络S4的输入(in1、in2)之间。S4的输出(out1、out2)分别在节点30和32处连接到放大器A2的同相和反相输入；A2是经斩波的放大器。A2的输出驱动FET MP5，其源极连接到节点32且其漏极提供电路的输出电流I_out。输入电流I_in在节点30处施加。
在工作中，在斩波周期的一个相位期间，I_in使得电压V＝I_in*R1出现在R1的两端。由A2和MP5将该电压施加在R2的两端，产生由下式给出的输出电流I_out：
I_out＝(I_in*R1)/R2。通过使用开关网络S4来切换R1和R2的位置，就能够减小由于R1和R2之间的失配所引起的输出电流误差。
然而，在MP5的源极上存在着寄生电容(C5)，它会产生导致I_out的误差的电流。为了克服这一问题，用于操作S4和A2的时钟以与对于图2a和2b的电路的CLK1和CLK2相同的方式相互偏斜；即，CLK1和CLK2都具有如图3所示的相同关系。当如此设置时，A2的正输入上的电压在一个相位中为I_in*R1，并在第二个相位中为I_in*R2。通过以用于斩波S4的频率的两倍来斩波A2，可以使C5两端的电压在S4斩波周期的每一相位的开始和结束时恒定。这就导致不会从C5传送任何电荷。
在图4a中，施加在R2两端的电压可以包含由于开关网络S4的电阻所引起的误差。该误差源可以用图4b所示的电路来消除。该实施例类似于图4a所示的实施例，除了此处对放大器A2的输入可被连接成通过开关网络S5直接检测电阻器R1和R2上的电压，从而避免上述误差。
值得注意的是，尽管MP1、MP2、R1和R2被示出并描述成连接到电源电压VCC，但是电源电压也可以接地或者是另一固定电压。还值得注意的是，尽管本文所讨论的实施例采用了PMOS FET，但是也可以构想采用NMOS FET的相反极性的形式。
虽然示出并描述了本发明的几个具体实施例，但是本领域的技术人员还可实现众多的变型和替换实施例。因此，本发明旨在仅仅受限于所附权利要求书中的各项。