控制器接口.pdf

一种接口包括：从属数字信号处理器(DSP)和通过通信端口与该从属DSP相连的主DSP。该主DSP包括：存储器；和该存取器的直接存储器存取(DMA)。现场可编程门阵列(FPGA)与主DSP相连。该FPGA包括与DMA通信的双端口随机存取存储器(RAM)。通用串行总线(USB)接口通过该双端口RAM与FPGA相连。

1、  一种提供通信接口的装置，该装置包括：
主处理器，该主处理器具有存储器，和所述存储器的直接存储器存取(DMA)；
与上述主处理器通信的控制逻辑，所述控制逻辑包括与上述DMA进行通信的双端口随机存取存储器(RAM)；和
通过上述双端口RAM与上述控制逻辑进行通信的通信接口。

2、  如权利要求1所述的装置，其特征在于，该装置还包括通过通信端口与上述主处理器进行通信的从属处理器。

3、  如权利要求2所述的装置，其特征在于，上述从属处理器与上述通信接口进行通信。

4、  如权利要求3所述的装置，其特征在于，上述从属处理器通过I²C总线与上述通信接口进行通信。

5、  如权利要求1所述的装置，其特征在于，上述从属处理器通过现场可编程门阵列与上述通信接口进行通信。

6、  如权利要求1所述的装置，其特征在于，上述装置包含在单PCB板上。

7、  如权利要求1所述的装置，其特征在于，上述从属处理器是从属数字信号处理器。

8、  如权利要求1所述的装置，其特征在于，上述主处理器是主数字信号处理器。

9、  如权利要求1所述的装置，其特征在于，上述控制逻辑是现场可编程门阵列。

10、  如权利要求1所述的装置，其特征在于，上述通信接口是通用串行总线(USB)接口。

11、  如权利要求1所述的装置，其特征在于，上述通信接口是FireWire接口。

12、  通过通信接口传输数据的方法，该方法包括下列步骤：
在主处理器的存储器中存储数据，上述存储器具有直接存储器存取(DMA)；
通过DMA从主处理器的存储器传送数据到控制逻辑电路中的双端口随机存取存储器(RAM)；和
从该双端口RAM向通信接口传输数据。

13、  如权利要求12所述的方法，其特征在于，该方法还包括从从属处理器的存储器通过从属DMA向主处理器的存储器传输数据的步骤。

14、  如权利要求12所述的方法，其特征在于，该方法还包括从从属处理器的存储器通过I2C总线向该通信接口传输数据的步骤。

15、  如权利要求12所述的方法，其特征在于，该方法还包括从从属处理器的存储器通过现场可编程门阵列向该通信接口传输数据的步骤。

16、  通过通信接口传输数据的系统，该系统包括：
在主处理器的存储器中存储数据的装置，所述存储器具有直接存储器存取(DMA)；
从主处理器的存储器通过DMA向控制逻辑电路中的双端口随机存取存储器(RAM)传输数据的装置；和
从该双端口RAM向通信接口传输数据的装置。

17、  如权利要求16所述的系统，其特征在于，该系统还包括从从属处理器的存储器通过从属DMA向主处理器的存储器传输数据的装置。

18、  如权利要求16所述的系统，其特征在于，该系统还包括从从属处理器的存储器通过I²C总线向通信接口传输数据的装置。

19、  如权利要求16所述的系统，其特征在于，该系统还包括从从属处理器的存储器通过现场可编程门阵列向通信接口传输数据的装置。

20、  一种接口，包括：
从属数字信号处理器(DSP)；
通过通信端口与上述从属DSP相连的主DSP，所述主DSP包括：存储器，和上述存储器的直接存储器存取(DMA)；
与上述主DSP相连的现场可编程门阵列(FPGA)，所述FPGA包括与上述DMA通信的双端口随机存取存储器(RAM)；和
通过上述双端口RAM与上述FPGA相连的通用串行总线(USB)接口。

控制器接口
本申请要求于2003年5月8日在美国提交的题为“控制器接口”，申请号为10/431,362的申请为基础的优先权，其公开的内容在此作为参考。
相关申请
本申请是2002年6月5日提交的美国申请号为10/161,655的专利申请的持续部分申请(CIP)，其全部公开内容在此作为参考。
技术领域
本发明通常涉及数据采集与信号处理，特别涉及在设备间进行的数据传输。
背景技术
科技正快速发展。每天都有新的电子产品被研制出来并投入市场。由于越来越多的人使用更多的产品，使这些产品互相进行通信便变得日益重要。过去，通信通过串口和并口的使用而实现。在很多情况下，这包括使用电缆和为正确通信而连接到各产品的专用连接器。
在现今信息时代，科技已日益稳定，并且，对更多信息的需求也日益增长。基于这种需求，更多信息需要被传送，并且标准形式的通信正变得陈旧而过时。
选择一种通信协议的主要因素之一是数据传输的速率和误码率。消费者非常在意数据传输所耗时间，并期望零误差。这样一来，速率便成为选择一种通信协议的主要因素。
通用串行总线(USB)和FireWire(火线)是一些已实现的用以满足消费者高速下载要求的最新技术。更具体地讲，这一前沿技术已经发展到了USB2.0版本和具有高速数据传输率且具有即插即用性能的FireWire。
发明内容
在本发明的一个实施例中，一种提供了通信接口的装置包括主处理器，该主处理器具有存储器，和该存储器的直接存储器存取。控制逻辑与主处理器通信。该控制逻辑包括与该DMA通信的双端口随机存取存储器(RAM)。通信接口通过该双端口RAM与控制逻辑进行通信。上述部件可包含在单印刷电路板(PCB)上。
该装置还可包括通过通信端口与主处理器通信的从属处理器。该从属处理器可以与该通信接口进行直接通信。此直接通信可通过I²C总线实现。该从属处理器还可通过现场可编程门阵列与通信接口进行通信。
该从属处理器与该主处理器可以为数字信号处理器。
该控制逻辑可以是现场可编程门阵列(FPGA)。
该通信接口可以是通用串行总线(USB)接口、FireWire(火线)接口或其他类型的接口。
在本发明的另一个实施例中，通过通信接口传输数据的方法包括下面几个步骤：在主处理器的存储器中存储数据，此处的存储器具有直接存储器存取(DMA)；从主处理器的存储器通过该DMA向控制逻辑电路中的双端口随机存取存储器(RAM)传输数据；和从该双端口RAM向通信接口传输数据。
该方法可进一步包括从从属处理器的存储器通过从属DMA向主处理器的存储器传输数据的步骤。
该方法也可包括从从属处理器的存储器通过I²C总线向通信接口传输数据的步骤。
该方法还可包括从从属处理器的存储器通过现场可编程门阵列向通信接口传输数据的步骤。
在本发明的供选择的实施例中，通过通信接口传输数据的系统包括下述装置：用于在主处理器的存储器中存储数据的装置，上述存储器具有直接存储器存取(DMA)；用于从主处理器的存储器通过DMA向控制逻辑电路中的双端口随机存取存储器(RAM)传输数据的装置；和从该双端口RAM向通信接口传输数据的装置。
该系统可进一步包括用于从从属处理器的存储器通过从属DMA向主处理器的存储器传输数据的装置。
该系统也可包括用于从从属处理器的存储器通过I²C总线向通信接口传输数据的装置。
该系统还可包括用于从从属处理器的存储器通过现场可编程门阵列向通信接口传输数据的装置。
在本发明的又一个实施例中，一种接口包括从属数字信号处理器(DSP)和通过通信端口与该从属DSP连接的主DSP。该主DSP包括存储器和该存储器的直接存储器存取(DMA)。现场可编程门阵列(FPGA)与主DSP相连。该FPGA包括与DMA通信的双端口随机存取存储器(RAM)。通用串行总线(USB)接口通过双端口RAM与FPGA相连。
此处非常宽泛地概括了本发明的较重要的特征，以使其后详细的描述可被更好地理解，和使其对现有技术的贡献得到更好地认识。当然，本发明还有其他一些特征，构成了权利要求书的主题，将在下面对其进行描述。
此处，在对本发明的至少一个实施例进行详细解释前，应该认识到本发明的应用并不限于下面说明书中所提出或附图所示意的结构上的细节和元件上的排列。本发明允许有其他实施例，允许以不同的方式实践和实现。并且，还应认识到，此处运用的措辞和术语以及下边所包含的摘要都是为了表述的目的，并不被视为是限定的。
同样地，本领域的技术人员会意识到此公开所基于的理念很可能被当作为实现本发明的多个目地而设计其他结构、方法和系统的基础。因此，重要的是，权利要求书应被视为包括不偏离本发明宗旨和范围内的这些等价结构。
附图说明
图1为具有两个数字信号处理器(DSPs)的单印刷电路板的示意图。
图2为主/从配置结构的示意图。
图3为使用通用串行总线(USB)接口的主/从硬件配置结构的示意图。
图4为具有USB DSP和前端处理(FEP)DSP的主板示意图。
图5为具有待用USB DSP和FEP DSP的从属板的示意图。
具体实施方式
本发明是一种用以将两个设备连接在一起的接口。图1为本发明的一个实施例的硬件结构。在本发明的这一实施例中，该设备有8个通道。处理器DSP1和DSP2被安置在单印刷电路板(PCB)上。DSP1与DSP2相互通信。
DSP1被连接到一接口上，例如USB接口。然而，应注意到，此接口并不限于USB接口，而是可为FireWire、USB1.0、USB2.0等等。
图2为本发明的另一个实施例，公开了主和从属配置的硬件结构。第一PCB10具有第一和第二处理器，DSP1和DSP2。与图1相似，DSP1与DSP2相互连接通信。另外，DSP1与诸如USB2.0的接口相连。不过，如前所述，此接口也不限于USB2.0，而是可以为任意通信接口，例如USB1.0、USB2.0、FireWire等等。
从属PCB12与主PCB10相连。PCB12包括DSP2，也可包含待用的DSP1。在本发明的这一实施例中，PCB12包括DSP2处理器和待用的DSP1处理器。如图2所示，PCB12上的处理器DSP2与PCB10的DSP1相连接。
图3是图2所示的主、从配置的硬件配置。在本发明的这一实施例中，主计算机与接口相连，在这种情况下，此接口是USB接口。应注意到，此接口并不限于USB接口，而是可为USB1.0、USB2.0、FireWire等接口。
如图3所示，主DSP(MDSP)包括直接存储器存取(DMA)和与DMA通信的存储器。在第一PCB10上还包括现场可编程门阵列(FPGA)和USB接口。该FPGA包括信箱(Mail Box)和数据双端口随机存取存储器(RAM)。该USB接口在其输入和输出部分包括信箱和数据流，这可通过通用可编程接口(GPIF)实现。I²C总线也可在此实现。
从属处理器或PCB12可包括从属DSP(SDSP)，该从属DSP包含信箱，DMA和与DMA通信的存储器。该从属DSP还可包括FPGA或从属FPGA(SFPGA)。该SFPGA可包括数据流和与前端电路A/D转换器相通的输入和输出。
在本发明的这一实施例中，从属DSP(SDSP)接收原始数据。数据一旦被SDSP接收，便存于存储器中。当主DSP准备接收此数据时，该主DSP便向SDSP发出一个信号以指示主DSP已经做好从存储器接收该数据的准备。该数据将从SDSP中的存储器经由SDSP DMA传送至MDSP的存储器。当FPGA准备下载存储在MDSP中的存储器里的数据时，一旦MDSP的存储器接收到该数据，MDSP便指示给FPGA。当主计算机准备好接收该信息时，可发送中断至MDSP。这将启动对MDSP DMA的中断以指示准备发送数据。该DMA不使用主处理器而从存储器中下载存储器数据，从而加快了数据向FPGA中的数据双端口RAM传送的速率。接着，该数据将作为USB 8051的输入数据被发送，然后经GPIF传送至输出数据端口并送入主计算机。
在一些情况下，将从SDSP直接接收的原始数据简单地发送至USB接口会比较有利。在这种情况下，SFPGA可用来通过I²C总线直接从SDSP下载存储器数据到USB。这可以通过省去经由MDSP发送数据的步骤而加快数据传输的速率。
图4为本发明的主板或主DSP的发明的实施例的示意图。在本发明的这一实施例中，包含有USB DSP和前端处理(FEP)DSP。在本发明的这一实施例中，该FEP有8个输入和2个输出。正如框图所示，主接头(master header)通过COMM2和COMM5与USB DSP连通，而从属接头通过COMM1和COMM4与USB DSP连通。各个DSP，USB DSP和FEP DSP都有关联的存储器。该USB DSP通过接口，此处为USB接口并通过前述的FPGA进行通信。
图5中示出了从属板。此处，除了USB DSP禁用外，该从属板可以与主板相同。由于单板可作为主板或从属板，这将有利于节省成本。这可通过在从属模式下禁用USB DSP来实现。须注意到的是，该FPGA可选择性地处于激活状态从而使该FEP DSP可直接与USB芯片进行通信而不必与主板通信。
从此详尽的说明书看，本发明的许多特性与优点是很显然的，由此，所附权利要求书旨在涵盖落在在本发明的实质和范围中的所有特性与优点。此外，由于此技术领域的技术人员很可能想到许多改进与变更，本发明并不严格限于图解和描述中的结构与实施，据此，所有在本发明范围内的适当的改进与等同修改都可以被诉诸法律。