运算放大电路 【技术领域】
本发明涉及输入电压范围为从负电源电压到正电源电压的CMOS输入运算放大电路。
背景技术
作为现有的CMOS运算放大电路，公知有如图4所示的电路(例如参照专利文献1)。
运算放大电路可被大体分成差动输入电路部100和折叠式共源共栅(folded-cascode)放大电路200这两个模块。
首先，说明差动输入电路部100的动作。在VDD端子与VSS端子之间施加电源电压。对INP端子和INM端子施加差动输入信号。差动输入电路部100的输入差动对由N型MOS晶体管MN1和MN2以及P型MOS晶体管MP1和MP2构成。通过以这种方式构成输入差动对，当输入电压较低时，P型MOS晶体管差动对工作，而当输入电压较高时，N型MOS晶体管差动对工作，由此能够实现大输入电压范围内的动作。即，能够确保差动输入信号的电压范围为从负电源电压(VSS)到正电源电压(VDD)。
MOS晶体管MS1是电流切换电路的MOS晶体管。
当差动晶体管对的输入电压高至接近VDD时，MOS晶体管MS1导通。由于MOS晶体管MS2与MOS晶体管MS3的电流镜电路的作用，恒流源Ib1的电流流过N型MOS晶体管MN1和MN2。因此，N型MOS晶体管差动对工作。
当差动晶体管对的输入电压低至接近VSS时，MOS晶体管MS1截止。恒流源Ib1的电流流过P型MOS晶体管MP1和MP2。因此，P型MOS晶体管差动对工作。
接下来，说明折叠式共源共栅电路部200的动作。折叠式共源共栅电路部200对来自差动输入电路部100的P型MOS晶体管差动对和N型MOS晶体管差动对的信号进行电流相加，输出到输出端子OUT。
电压源Vb2向MOS晶体管MP5和MP6提供共源共栅偏置电压。例如图5所示，由恒流源Ib4向以饱和方式连接的MOS晶体管MB1流入电流，使其产生电压。
通常，用式(1)来表示以饱和方式连接的MOS晶体管的栅极/源极间电压Vgs。
Vgs=2×Idβ+Vt---(1)]]>
这里，Id是MOS晶体管的漏极电流(＝恒流源Ib4的恒定电流值)，β是由MOS晶体管的工艺和尺寸决定的参数，Vt是MOS晶体管的阈值电压。
当差动输入电路部100的差动晶体管对的输入电压低至接近VSS时，电流切换MOS晶体管MS1截止，因此没有电流流过N型MOS晶体管MN1和MN2。在该状态下，折叠式共源共栅放大电路的MOS晶体管MP3和MP4的电流值为从恒流源Ib2和恒流源Ib3的电流中减去恒流源Ib1的一半电流后的值。恒流源Ib2和恒流源Ib3构成为流出相同电流值IB2的电流。如果设恒流源Ib1的电流值为IB1，则MOS晶体管MP3和MP4的电流值为IB2-IB1/2。
另一方面，当差动晶体管对的输入电压高至接近VDD时，电流切换MOS晶体管MS1导通，因此电流流过N型MOS晶体管MN1和MN2。假设在MOS晶体管MS3中流过与恒流源Ib1的电流值相同的电流，则折叠式共源共栅电路的MOS晶体管MP3和MP4的电流值为IB2+IB1/2。
即，通过输入电压来改变MOS晶体管MP3和MP4的电流值。
由式(2)给出MOS晶体管的饱和电压Vdsat。
Vdsat=2×Idβ---(2)]]>
这里，Id是MOS晶体管的漏极电流，β是由MOS晶体管的工艺和尺寸决定的参数。根据式(2)可知，如果流过MOS晶体管的电流Id发生变化，则MOS晶体管的饱和电压Vdsat发生变化。
为了不使MOS晶体管MP3、MP4和MP5进入非饱和区，需要对共源共栅偏置电压进行设定，以使得MOS晶体管MP3、MP4和MP5的漏极/源极间电压为饱和电压以上。
【专利文献1】日本特开2002-344261号
对于现有的CMOS运算放大电路，为了实现低噪声和低消耗电流，需要进行减小恒流源Ib2和恒流源Ib3的电流的设计。在该情况下，流过MOS晶体管MP3、MP4和MP5的电流随来自差动输入电路部100的电流的变化很大，即漏极电压变动很大。因此，MOS晶体管MP3和MP5很可能进入非饱和区，因而导致放大器的增益下降。
即，在现有的CMOS运算放大电路中，很难设计出低噪声、低消耗电流且工作稳定的电路。
【发明内容】
因此，本发明的目的在于，为了解决这种问题而提供一种低噪声、低消耗电流且工作稳定的CMOS运算放大电路。
本发明的CMOS运算放大电路利用输入差动级的电流对CMOS运算放大电路的共源共栅偏置电压进行调制，由此，使MOS晶体管MP3和MP5工作在饱和区，解决了上述课题。
根据如上所述地本发明的CMOS运算放大电路，通过利用输入差动级的电流调制折叠式共源共栅电路的共源共栅偏置电压，从而即使在低噪声且低消耗电流的条件下，也能够稳定地工作。
【附图说明】
图1是示出本发明的CMOS运算放大电路的实施例的电路图。
图2是示出本发明的CMOS运算放大电路的另一实施例的电路图。
图3是示出本发明的CMOS运算放大电路的另一实施例的电路图。
图4是示出现有的CMOS运算放大电路的电路图。
图5是示出现有的CMOS运算放大电路的电路图。
标号说明
100差动输入电路部
101电流切换检测电路
200折叠式共源共栅放大电路
【具体实施方式】
【实施例】
图1是示出本发明的CMOS运算放大电路的实施例的电路图。
图1的CMOS运算放大电路具有差动输入电路部100和折叠式共源共栅放大电路200。
差动输入电路部100具有：由P型MOS晶体管MP1和MP2构成的P型MOS晶体管差动对；以及由N型MOS晶体管MN1和MN2构成的N型MOS晶体管差动对。P型MOS晶体管差动对具有与VDD端子侧连接的恒流源Ib1。N型MOS晶体管差动对具有与GND端子侧连接的恒流源，即MOS晶体管MS3。并且，该差动输入电路部100具有：电流切换电路的MOS晶体管MS1；以及与MOS晶体管MS3构成电流镜电路的MOS晶体管MS2。
折叠式共源共栅放大电路200具有：由MOS晶体管MP3和MP4以及MOS晶体管MP5和MP6构成的纵向排列的电流镜电路；作为电流源的MOS晶体管MN3、MN4以及电压源Vb3；恒流源Ib2和Ib3；以饱和方式与恒流源Ib4连接的MOS晶体管MB1，该MOS晶体管MB1作为MOS晶体管MP5和MP6的偏置电压源Vb2。
并且，折叠式共源共栅电路部200具有与恒流源Ib4并联连接的MOS晶体管MB2。MOS晶体管MB2的栅极与晶体管MS2的栅极和漏极连接，对电流切换MOS晶体管MS1的电流进行镜像。
首先，说明差动输入电路部100的动作。在VDD端子与VSS端子之间施加电源电压。对INP端子和INM端子施加差动输入信号。差动输入电路部100的输入差动对由N型MOS晶体管MN1和MN2以及P型MOS晶体管MP1和MP2构成。通过以这种方式构成输入差动对，当输入电压低时，P型MOS晶体管差动对工作，而当输入电压高时，N型MOS晶体管差动对工作，因此能够在较宽的输入电压范围内进行动作。即，能够确保差动输入信号的电压范围为从负电源电压(VSS)到正电源电压(VDD)。
MOS晶体管MS1是电流切换电路的MOS晶体管。
当差动晶体管对的输入电压高至接近VDD时，MOS晶体管MS1导通。由于MOS晶体管MS2和MOS晶体管MS3的电流镜电路的作用，恒流源Ib1的电流流过N型MOS晶体管MN1和MN2。因此，N型MOS晶体管差动对工作。
当差动晶体管对的输入电压降至接近VSS时，MOS晶体管MS1截止。恒流源Ib1的电流流过P型MOS晶体管MP1和MP2。因此，P型MOS晶体管差动对工作。
接下来，说明折叠式共源共栅电路部200的动作。折叠式共源共栅电路部200对来自差动输入电路部100的P型MOS晶体管差动对和N型MOS晶体管差动对的信号进行电流相加，输出到输出端子OUT。
以饱和方式接线的MOS晶体管MB1因流过恒流源Ib4的电流而产生电压。该电压作为共源共栅偏置电压而被提供给MOS晶体管MP5和MP6。与恒流源Ib4并联连接的MOS晶体管MB2向晶体管MB1流出这样的电流，该电流是流过N型MOS晶体管MN1和MN2的电流的规定倍数的电流。
共源共栅偏置电压，即MOS晶体管MB1的栅极/漏极间电压Vgs由式(3)给出。
Vgs=2×(IB4+Id2)β+Vt---(3)]]>
这里，IB4是恒流源Ib4的恒定电流值，Id2是MOS晶体管MB2的漏极电流，β是由MOS晶体管的工艺和尺寸决定的参数，Vt是MOS晶体管的阈值电压。根据式(3)可知，共源共栅偏置电压是经流过N型MOS晶体管差动对的电流调制后得到的值。
当有电流流过N型MOS晶体管差动对时，MOS晶体管MP3和MP4的电流为IB2+IB1/2，MP3和MP4的饱和电压Vdsat如式(4)所示。
Vdsat=2×(IB2+IB1/2)β---(4)]]>
当没有电流流过N型MOS晶体管差动对时，MOS晶体管MP3和MP4的电流为IB2-IB1/2，MOS晶体管MP3和MP4的饱和电压Vdsat如式(5)所示。
Vdsat=2×(IB2-IB1/2)β---(5)]]>
如果IB2＞＞IB1，则不管是否有电流流过N型MOS晶体管差动对，MOS晶体管MP3和MP4的饱和电压的值均不会产生大的变化。但是，在考虑低消耗电流化的情况下，很难满足IB2＞＞IB2，且IB1和IB2为同等范围内的值，MOS晶体管MP3和MP4的饱和电压随N型MOS晶体管差动对的电流值而变化。
根据式(4)，有电流流过N型MOS晶体管差动对时的MOS晶体管MP3和MP4的饱和电压Vdsat大于没有电流流过时的值(式(5))。
另一方面，由于MOS晶体管MP5的漏极与MOS晶体管MP3和MP4的栅极连接，因此MOS晶体管MP5的漏极电压随MOS晶体管MP3和MP4的电流而变化。即，有电流流过N型MOS晶体管差动对时的MOS晶体管MP5的漏极电压由式(6)给出，没有电流流过N型MOS晶体管差动对时的MOS晶体管MP5的漏极电压Vd5由式(7)给出。
因此，在现有的电路图4中，在有电流流过N型MOS晶体管差动对时相应地设定了共源共栅偏置电压Vb2的情况下，为了使MOS晶体管MP3工作在饱和区，Vb2的值必须满足式(8)。
Vb2＞Vdsat+Vgs5 (8)
这里，Vdsat的值由式(4)给出，Vgs5是MOS晶体管MP5的栅极/漏极间电压。在对Vb2进行了设定而使其满足式(8)的情况下，当没有电流流过N型MOS晶体管差动对时，MOS晶体管MP5的漏极电压Vd5变为式(7)，MOS晶体管MP5可能进入非饱和区。
如上所述，如果设定为IB2＞＞IB1，则MOS晶体管MP5进入非饱和区的可能性降低，但在考虑低消耗电流化的情况下，无法做到IB2＞＞IB1。
此外，根据式(4)、(5)可知，电流发生变化时饱和电压的变动幅度还会随由MOS晶体管的工艺和尺寸决定的参数β而变化。即，β越小，饱和电压相对于电流变化的变动幅度越大。
β相对于MOS晶体管形状的宽度W和长度L，存在与W/L成比例的关系。但是，在图4和图5的现有的CMOS运算放大电路中，为了降低噪声电压，需要减小MOS晶体管MP3和MP4的跨导gm，而gm与成比例，因此在低噪声放大电路中需要减小β，结果，在一定的共源共栅偏置电压Vb2下，MOS晶体管MP3和MP5进入非饱和区的可能性变大。
在本发明的CMOS运算放大电路中，当有电流流过N型MOS晶体管差动对时，电流流过MB1，因此共源共栅偏置电压增大，结果，能够使MP3可靠地工作在饱和区。此外，当没有电流流过N型MOS晶体管差动对时，共源共栅偏置电压减小，能够使MP5可靠地工作在饱和区。
在图1中，是由电流切换电路的MOS晶体管MS1对与VDD端子侧连接的恒流源Ib1的电流进行切换控制，不过，也可以采用图2所示的结构，即，对与VSS端子侧连接的恒流源Ib1的电流进行控制。
图3示出了本发明的CMOS运算放大电路的另一实施例的电路图。
图3的CMOS运算放大电路具有电流切换检测电路101、MOS晶体管M101和恒流源Ib5。
电流切换检测电路101检测电压发生变化而有电流流过N型MOS晶体管差动对的情况。MOS晶体管M101根据电流切换检测电路101的输出而导通/截止。通过电流切换检测电路101的导通/截止，由恒流源Ib5改变下一级折叠式共源共栅电路的共源共栅偏置电压。
如图3所示，与输入差动对的切换同步地对流过MOS晶体管MB1的恒流源Ib5的电流进行控制，由此，即使对共源共栅偏置电压进行调制，也能够得到同样的效果。