半导体器件中针形接 点的形成方法 本发明涉及半导体器件中用于金属布线的针形接点(Plug)的形成方法。
普通金属化一般在选择性地进行金属层淀积工艺之后采用若干溅射工艺。当器件的集成度较高时，在一个器件中要形成许多接触孔，每个接触孔的深度不同于相邻的其他接触孔的深度。
因此，如果基于深的接触孔来淀积选择性金属层，那么，在浅的接触孔中就出现选择性金属层的生长过量。相反，如果基于浅的接触孔来淀积选择性金属层，那么，在若干溅射工艺之后，在深的接触孔中出现劣质的阶梯式敷层。
此外，生长过量的选择性金属层可能在器件中造成短路，并且，在把器件曝光于分布器(stepper)时影响定位键(align key)。
本发明的目的是提供在具有不同接触孔的半导体器件中形成针形接点地方法，该方法避免在较高集成度的电路中发生引起短路的劣质阶梯式敷层以及针形接点的生长过量，以便改善器件的性能并提高其生产率。
按照本发明的最隹实施例，半导体器件中针形接点的形成方法包含以下步骤：构成穿过绝缘层而暴露出底层的开口；在开口中填入若干选择性金属层，以至其中一种选择性金属层在具有较低布局(topology)的开口中，超过绝缘层表面生长过量；在所得的结构上形成光致抗蚀剂层；把所述光致抗蚀剂层制成图案，使生长过量的选择性金属层的上表面暴露出来；除去生长过量的选择性金属层的上部分，以致生长过量的选择性金属层的布局与非生长过量的选择性金属层的布局一样；形成连接到各选择性金属层的金属布线。
下面更具体地指出本发明的主题，并在权利要求书部分清楚地对其提出要求保护的范围。但是，参照以下联系附图所作的说明，可以最好地理解本发明的构成、实际方法以及其他目的和优点，附图中：
图1和2是说明使用选择性金属层制造针形接点的工艺的截面图；
图3至7是说明按照本发明的实施例制造针形接点的工艺的截面图；以及
图8至10是说明按照本发明的另一个实施例制造针形接点的工艺的截面图。
图1示出具有开口6和6′的器件的结构。开口6的深度大于暴露出导电层4的开口6′的深度。
图1中，标号1表示基片，2表示场氧化层，3表示绝缘层，而5表示其中形成开口6和6′的绝缘层。
如上所述，由于开口6的深度大于开口6′的深度，所以，当用化学气相淀积法(CVD)在较深的接触孔中形成无生长过量的选择性金属层7(下文称为第二针形接点)时，在绝缘层5的表面上产生生长过量的选择性金属层7′(下文称为第一针形接点)，如图2所示。目前用于半导体器件制造工艺中的所述选择性金属层是钨(W)、铝、铜等等。
下面将参照图3至图7说明本发明的实施例。
如图3中所示，在图2中结构的表面上覆盖光致抗蚀剂层8。
接着，如图4中所示，使图1的开口6和6′之上的光致抗蚀剂层8曝光，并接着形成开口9和9′。同时，必须控制其曝光时间，使较深的开口中的第二针形接点7不暴露出来，而使第一针形接点暴露出来。在最隹实施例中，所述光致抗蚀剂层的厚度为0.5至1.5微米，曝光时间控制在大约小于50秒。
如图5中所示，在把光致抗蚀剂层8形成布线图案之后，用H2O2溶液对图4的所得结构进行湿式刻蚀，对第二针形接点7′的生长过量部分进行深腐蚀。此外，必须控制湿式刻蚀的时间。在钨的情况下，当生长过量部分是4000埃时，湿式刻蚀的时间是大约40秒。在去除第一针形接点7′的生长过量部分时，通过控制工艺条件，使第一和第二针形接点7′和7的布局一样，如图7中所示。
如图6中所示，去除光致抗蚀剂层8，在获得结构的表面上形成铝布线10。
下面将参照图8至图10说明本发明的另一个实施例。
具有光致抗剂层11的图8与图3相同，此外，除了所述光致抗蚀剂图案之外，图9和图10分别与图4和图5相同。也就是说，图9和图10分别表示仅含有暴露出第一针形接点7′的生长过量部分的开口9′的光致抗蚀剂层11和湿式刻蚀工艺的结果。
如上所述，本发明通过去除浅开口中针形接点的生长过量部分而具有改善半导体器件中阶梯式敷层的效果，它提高了器件的可靠性和生产率。
上面已经按照法律的规定，用语言具体地描述了本发明在结构和方法方面的特点。然而，应该理解，本发明不限于所示出的和描述的具体特征，因为，其中所公开的方法包含实施本发明的最佳方式。因此，按照等同原则适当理解的在所附权利要求书的适当范围内，本发明的任何形式或其改进型都是本发明所要求保护的内容。