一种可提高布图效率和集成度的器件版图 【技术领域】
本发明涉及半导体设计领域，尤其涉及一种可提高布图效率和集成度的器件版图。
背景技术
在半导体设计过程中，当完成逻辑与电路设计后，便可进行版图设计(Layout Design)。版图设计是将设计好的电路图转化成具体的物理版图的过程，其根据逻辑与电路功能要求、工艺水平要求以及设计规则设计出供光刻用的掩膜版图。版图设计时需定义很多的设计规则，例如不同额定电压的功率MOS管源极和漏极之间的距离(简称器件间距)不同或者不同额定电压的功率MOS管漂移区的大小不同等。
在进行版图设计时，对于工作在高压或高频的功率MOS管来说，其绝缘设计显得尤为重要。现常用的功率MOS管为横向扩散金属氧化物半导体晶体管(Lateral Diffused Medal Oxide Semiconductor；简称LDMOS)，LDMOS通常用在驱动或开关电路上，其可以孤立单个使用也可以多个并联在一起使用。包括孤立的LDMOS和/或多个并联连接的LDMOS的器件在进行版图设计时，所包括的各个LDMOS间及LDMOS与其它构件间需要进行绝缘隔离设计，现有技术通常通过隔开一定的距离的来实现LDMOS间及其与其它构件间的绝缘隔离。
上述通过隔开一定的距离来实现LDMOS间及其与其它构件间的绝缘隔离存在着以下问题：首先，需要针对隔离距离定义设计规则，LDMOS的漏极电压不相同时，需针对不同的漏极电压设计不同的隔离距离，增大了版图设计的复杂度，降低了布图效率；再者，所有的LDMOS间及LDMOS与其它构件间隔开较大的距离来实现绝缘隔离，会降低器件的集成度。
因此，如何提供一种可提高布图效率和集成度的器件版图以提高版图设计和布图的效率，并有效提高器件的集成度，已成为业界亟待解决的技术问题。
【发明内容】
本发明的目的在于提供一种可提高布图效率和集成度的器件版图，通过所述版图可提高布图效率，并有效提高器件的集成度。
本发明的目的是这样实现的：一种可提高布图效率和集成度的器件版图，该器件包括孤立的LDMOS，该器件版图包括环绕该孤立的LDMOS的漏极的第一隔离结构，该第一隔离结构的环径为所环绕的LDMOS漏极中心至源极中心的距离。
在上述的可提高布图效率和集成度的器件版图中，该第一隔离结构包括平行设置在漏极两侧的平行带和连接在平行带末端与平行带形成封闭环的弧形端部。
本发明还提供一种可提高布图效率和集成度的器件版图，该器件包括多个并联连接的LDMOS，该器件版图包括环绕所有多个并联连接的LDMOS的漏极的第二隔离结构，该第二隔离结构的环径为所环绕的LDMOS漏极中心至源极中心的距离。
在上述的可提高布图效率和集成度的器件版图中，该第二隔离结构包括平行设置在多个并联连接的LDMOS中最外侧的两个LDMOS的漏极外侧的平行带和环绕在每一漏极末端且依次连接的弧形端部，该多个弧形端部与平行带形成封闭环。
在上述的可提高布图效率和集成度的器件版图中，该多个并联连接地LDMOS具有相同的额定工作电压，其漏极中心至源极中心的距离相同。
与现有技术中通过在器件所包括的LDMOS间及LDMOS与其它构件间隔开一定的距离来实现LDMOS间及其与其它构件间的绝缘隔离，从而造成布图规则复杂、布图效率较低和器件集成度较低相比，本发明针对孤立的LDMOS设置环绕该孤立的LDMOS的漏极的第一隔离结构，针对多个并联连接的LDMOS设置环绕所有多个并联连接的LDMOS的漏极的第二隔离结构，该第一隔离结构和第二隔离结构的环径均为所环绕的LDMOS漏极中心至源极中心的距离，如此无需再针对隔离结构制定单独的设计规则，简化了布图过程提高了布图效率；另外器件的一部分来充当隔离结构，减小了LDMOS间的距离，提高了器件的集成度。
【附图说明】
本发明的可提高布图效率和集成度的器件版图由以下的实施例及附图给出。
图1为本发明的可提高布图效率和集成度的器件版图的第一实施例的版图示意图；
图2为本发明的可提高布图效率和集成度的器件版图的第二实施例的版图示意图。
【具体实施方式】
以下将对本发明的可提高布图效率和集成度的器件版图作进一步的详细描述。
参见图1，其为本发明的可提高布图效率和集成度的器件版图的第一实施例的版图示意图，如图所示，本发明的可提高布图效率和集成度的器件版图包括孤立的LDMOS10，LDMOS10具有栅极G1、源极S1和漏极D1，所述器件版图还包括环绕漏极D1的第一隔离结构20，所述第一隔离结构20的环径R1为所环绕的LDMOS10漏极D1中心至源极S1中心的距离L1。所述第一隔离结构20包括平行设置在漏极两侧的平行带200和连接在平行带末端200与平行带200形成封闭环的弧形端部202。如此可确保LDMOS10与其他器件间的绝缘隔离，另外第一隔离结构20作为LDMOS10的一部分，其在进行后续工艺制作时无需再另外制作。
在本实施例中，所述LDMOS10为N型LDMOS。在本发明的其他实施例中，所述LDMOS10可为P型LDMOS。
所述漏极D1中心至源极S1中心的距离L1会根据LDMOS10的具体状况(例如漏极电压)及工艺条件等作相应调整。
参见图2，其为本发明的可提高布图效率和集成度的器件版图的第二实施例的版图示意图，如图所示，本发明的可提高布图效率和集成度的器件版图包括多个并联连接的LDMOS12和环绕所有多个并联连接的LDMOS12的漏极D2的第二隔离结构22，所述第二隔离结构22的环径R2为所环绕的LDMOS漏极中心至源极中心的距离(未图示)。所述第二隔离结构22包括平行设置在多个并联连接的LDMOS12中最外侧的两个LDMOS12的漏极外侧的平行带220和环绕在每一漏极D2末端且依次连接的弧形端部222，所述多个弧形端部222与平行带220形成封闭环。所述多个并联连接的LDMOS12具有相同的额定工作电压，其漏极D2中心至源极中心的距离相同，所述距离随LDMOS12的具体状况和工艺条件等作相应调整。
综上所述，本发明针对孤立的LDMOS设置环绕所述孤立的LDMOS的漏极的第一隔离结构，针对多个并联连接的LDMOS设置环绕所有多个并联连接的LDMOS的漏极的第二隔离结构，所述第一隔离结构和第二隔离结构的环径均为所环绕的LDMOS漏极中心至源极中心的距离，如此无需再针对隔离结构设计单独的设计规则，简化了布图过程提高了布图效率；另外器件的一部分来充当隔离结构，减小了LDMOS间的距离，提高了器件的集成度。