一种电路机内测试的虚警仿真方法.pdf

本发明公开了一种电路机内测试的虚警仿真方法，包括以下几个步骤，步骤一：建立虚警仿真剖面模型；步骤二、建立虚警诱发事件的子电路模型；步骤三、虚警诱发事件的接入；步骤四、进行虚警仿真；步骤五、虚警仿真结果分析；本发明通过建立虚警仿真剖面模型、虚警诱发事件以及事件受时间控制接入到电路BIT的仿真模型中，完成虚警的仿真分析，既可以用于电路设计研究的虚警抑制能力分析、虚警机理分析，也可用于电路使用阶段的事后虚警分析，进行虚警复现；本发明对提高电路的BIT防虚警设计能力具有重要应用价值，并弥补了目前只能依赖试验和使用发现和评估BIT虚警、缺少仿真分析手段的不足。

1.  一种电路机内测试的虚警仿真方法，其特征在于，包括以下几个步骤：
步骤一：建立虚警仿真剖面模型；
1)、设定运行剖面模型和虚警仿真剖面模型的组成；
(1)运行剖面模型的组成；
运行剖面模型P_M为：
P_M＝(D，HT，EL，t_M)(1)
式中：D——运行剖面模型中的扰动集合，D＝{d_i|i＝1～n}，d_i为电路运行中受到的第i次扰动；n为扰动的总次数；HT——扰动的发生时间集合，HT＝{(ht_i，ct_i)|i＝1～n}，ht_i为第i个扰动的开始时间；ct_i为第i个扰动的持续时间；EL——扰动对电路的影响位置集合，EL＝{el_i|i＝1～n}，el_i表第i个扰动在电路中的具体影响位置；t_M——运行剖面模型对应的任务时长；
(2)虚警仿真剖面模型的组成；
虚警仿真剖面模型P_FA为：
P_FA＝(E，T，L，t_S)(2)
式中：E——虚警诱发事件集合，E＝{e_j|j＝1～h}，e_j表示集合中的第j个虚警诱发事件；h表示虚警仿真剖面模型中包含的虚警诱发事件数量；e＝(y，m，S)，y表示虚警诱发事件类型；m表示虚警诱发事件的模拟方式；S表示虚警诱发事件的事件参数集合；T——时间值集合，T＝{(rt_j，ot_j)|j＝1～h}，rt_j表示第j个虚警诱发事件的接入时间值；ot_j表示第j个虚警诱发事件的退出时间值；L——接入点集合，L＝{l_j|j＝1～h}，l_j表示第j个虚警诱发事件接入到电路中的位置；t_S——虚警仿真剖面模型对应的仿真时长；
2)、根据运行剖面模型建立虚警仿真剖面模型；
a、根据运行剖面模型中的扰动确定虚警仿真剖面模型中的虚警诱发事件；
运行剖面模型中的每次扰动，都建立一个对应的虚警诱发事件，确定虚警诱发事件的事件类型、模拟方式以及事件参数；
b、根据扰动的影响位置确定虚警诱发事件的接入点；
运行剖面模型中扰动的影响位置是扰动引入到电路中的位置，在电路模型的对应位置接入虚警诱发事件，则在电路模型中的确定了虚警诱发事件的接入点；
c、根据运行剖面模型中的时间参数确定虚警仿真剖面模型中的时间参数；
根据运行剖面模型中的任务时长、扰动开始时间、扰动持续时间，通过时间压缩，确定出对应的虚警仿真剖面模型中的仿真时长、虚警诱发事件的接入时间、虚警诱发事件的退出时间；
对任务时长进行时间压缩，降低仿真的时间消耗；
d、对虚警仿真剖面模型的进行整体描述；
在确定了虚警仿真剖面模型的诱发事件、接入点、以及事件参数之后，需要对虚警仿真剖面模型进行整体描述；整体描述综合了运行剖面模型和虚警仿真剖面模型，描述内容为：
运行剖面模型包括任务时长、扰动、扰动开始时间、扰动持续时间、扰动影响位置；
虚警仿真剖面模型包括仿真时长、事件编号、事件类型、事件模拟方式、事件参数、接入时间、退出时间、接入点；
所述的事件编号为给虚警诱发事件设置编号；
步骤二、建立虚警诱发事件的子电路模型；
根据事件类型、模拟方式和事件参数建立虚警诱发事件的子电路模型，子电路模型内部设置接地，对外只有单一接口点，在接地和接口点之间的电路具有模拟方式及事件参数功能；
步骤三、虚警诱发事件的接入；
将虚警诱发事件对应的子电路模型接入到电路的仿真模型中，h个虚警诱发事件的子电路模型通过对应的接口与相应的接入点进行连接；
接口的功能包括：受接入时间控制的事件自动接入；受退出时间控制的事件自动退出；
步骤四、进行虚警仿真；
运行仿真；仿真时间的长度应设置为虚警仿真剖面模型中指定的仿真时长；
步骤五、虚警仿真结果分析；
仿真结束后，得到BIT指示的时序波形，根据该波形进行BIT虚警的分析和判断；若虚警诱发事件导致BIT指示故障，则发生了虚警；
综合虚警仿真剖面模型和分析结果通过表格形式对虚警仿真结果的整体描述，内容包括：虚警仿真剖面模型中虚警诱发事件编号、事件类型、事件对应的BIT指示、事件对应的虚警次数、虚警仿真剖面模型的合计虚警次数。

2.  根据权利要求1所述的一种电路机内测试的虚警仿真方法，其特征在于，步骤一中所述的运行剖面模型的扰动类型为负载动作和干扰，对应虚警诱发事件的类型也为负载扰动和干扰。

3.  根据权利要求1所述的一种电路机内测试的虚警仿真方法，其特征在于，步骤一中所述的虚警诱发事件的模拟方式按扰动类型分类为负载扰动和干扰；其中，负载扰动的模拟方式为：阻性负载，感性负载，容性负载，阻性、感性或者容性的串并联组合负载；干扰的模拟方式为：正弦波信号，方波信号，三角波信号，电压源，电流源和信号的组合。

4.  根据权利要求1所述的一种电路机内测试的虚警仿真方法，其特征在于，步骤一中所述的虚警诱发事件的事件参数根据事件的模拟方式确定。

5.  根据权利要求1所述的一种电路机内测试的虚警仿真方法，其特征在于，步骤一中所述的对任务时长进行时间压缩，具体为：对干扰消失后的运行时间进行大比例压缩，对干扰持续时间进行压缩。

一种电路机内测试的虚警仿真方法
技术领域
本发明涉及一种电路机内测试的虚警仿真方法，属于电子系统测试性技术领域。
背景技术
机内测试(Built-In Test，BIT)是指电子产品内部提供的检测和隔离故障的自动测试能力，是电子产品的组成部分。BIT既是提高测试性水平的主要方法与手段，也是测试性设计分析的重要内容。随着产品复杂性的提高，BIT已成为改善电子产品诊断能力的一种重要途径。利用BIT自动检测和隔离故障，能够使电子产品的平均维修时间显著减小，提高电子产品的可用性；利用BIT可以减少维修人员的数量、降低对维修人员的技术水平要求，进而降低使用及保障费用。
虚警是BIT指示有故障而实际上不存在故障的现象。BIT的故障检测与隔离率越高，BIT应用范围越多，则可能导致发生的虚警越多。虚警的出现使得BIT的正确指示率和有效性下降，引发过多的维修活动而浪费测试与维修资源，在任务中有可能导致忽略真实故障造成严重后果，影响安全性。国内外的工程实践历史都表明，虚警是BIT应用与发展历程中一直存在的障碍，虚警产生的不利影响主要有：
(1)在电子产品工作过程中，虚警的存在降低了BIT正确指示故障数在发生故障总数中所占的比例，导致BIT的正确指示率和有效性均有下降。
(2)在电子产品工作过程中，虚警导致操作者在无故障的情况仍需要采取措施来应对，具体如采用备份工作模式、降级工作、切换工作余度甚至停止工作等。如果虚警率太高，操作者会对BIT失去信任，会忽视甚至不管BIT指示，这在任务中是极为危险的，例如出现真实故障时有可能造成严重不良后果，甚至影响安全。
(3)在电子产品工作过程中，BIT若出现故障指示，事后维修人员就需要进行检验和任务后检查。之前发生的如果是虚警，则会引发无效的维修活动，还会降低系统的可用性。如果虚警率太高，则失去了BIT改进系统维修性和简化维修的作用。
由于虚警大多发生于外场试验或实际使用阶段，测量与记录都较为困难，加上导致虚警出现的原因较多且机理复现困难，所以至今为止，仍没有有效方法和手段来实现在设计阶段对BIT进行虚警分析、复现与预测。目前关于BIT虚警问题的公开技术资料中，只有采用可靠性试验方法和通过产品实物的试用、使用来发现BIT虚警的技术方法，没有利用仿真进行BIT虚警分析的方法。
发明内容
本发明的目的是为了解决上述问题，提出一种电路机内测试的虚警仿真方法，主要通过建立虚警仿真剖面模型和虚警诱发事件，并将其接入到电子电路BIT仿真模型中，实现虚警的仿真分析和复现。
本发明的一种电路机内测试的虚警仿真方法，包括以下几个步骤：
步骤一：建立虚警仿真剖面模型；
1)、设定运行剖面模型和虚警仿真剖面模型的组成；
(1)运行剖面模型的组成；
运行剖面模型P_M为：
P_M＝(D，HT，EL，t_M)    (1)
式中：D——运行剖面模型中的扰动集合，D＝{d_i|i＝1～n}，di为电路运行中受到的第i次扰动；n为扰动的总次数；HT——扰动的发生时间集合，HT＝{(ht_i，ct_i)|i＝1～n}，ht_i为第i个扰动的开始时间；ct_i为第i个扰动的持续时间；EL——扰动对电路的影响位置集合，EL＝{el_i|i＝1～n}，el_i表第i个扰动在电路中的具体影响位置；t_M——运行剖面模型对应的任务时长；
(2)虚警仿真剖面模型的组成；
虚警仿真剖面模型P_FA为：
P_FA＝(E，T，L，t_S)    (2)
式中：E——虚警诱发事件集合，E＝{e_j|j＝1～h}，e_j表示集合中的第j个虚警诱发事件；h表示虚警仿真剖面模型中包含的虚警诱发事件数量；e＝(y，m，S)，y表示虚警诱发事件类型；m表示虚警诱发事件的模拟方式；S表示虚警诱发事件的事件参数集合；T——时间值集合，T＝{(rt_j，ot_j)|j＝1～h}，rt_j表示第j个虚警诱发事件的接入时间值；ot_j表示第j个虚警诱发事件的退出时间值；L——接入点集合，L＝{l_j|j＝1～h}，l_j表示第j个虚警诱发事件接入到电路中的位置；t_S——虚警仿真剖面模型对应的仿真时长；
2)、根据运行剖面模型建立虚警仿真剖面模型；
a、根据运行剖面模型中的扰动确定虚警仿真剖面模型中的虚警诱发事件；
运行剖面模型中的每次扰动，都建立一个对应的虚警诱发事件，确定虚警诱发事件的事件类型、模拟方式以及事件参数；
b、根据扰动的影响位置确定虚警诱发事件的接入点；
运行剖面模型中扰动的影响位置是扰动引入到电路中的位置，在电路模型的对应位置应接入虚警诱发事件，电路模型中对应位置即是虚警诱发事件的接入点；
c、根据运行剖面模型中的时间参数确定虚警仿真剖面模型中的时间参数；
根据运行剖面模型中的任务时长、扰动开始时间、扰动持续时间，通过时间压缩，确定出对应的虚警仿真剖面模型中的仿真时长、虚警诱发事件的接入时间、虚警诱发事件的退出时间；
通过时间压缩，降低仿真的时间消耗；
d、对虚警仿真剖面模型进行整体描述；
在确定了虚警仿真剖面模型的诱发事件、接入点、以及事件参数之后，需要对虚警仿真剖面模型进行整体描述；整体描述综合了运行剖面模型和虚警仿真剖面模型，描述内容为：
运行剖面模型包括任务时长、扰动、扰动开始时间、扰动持续时间、扰动影响位置；
虚警仿真剖面模型包括仿真时长、事件编号、事件类型、事件模拟方式、事件参数、接入时间、退出时间、接入点；
所述的事件编号为给虚警诱发事件设置编号；
步骤二、建立虚警诱发事件的子电路模型；
根据事件类型、模拟方式和事件参数建立虚警诱发事件的子电路模型，子电路模型内部设置接地，对外只有单一接口点，在接地和接口点之间的电路具有事件模拟方式及事件参数功能；
步骤三、虚警诱发事件的接入；
将虚警诱发事件对应的子电路模型接入到电路的仿真模型中，h个虚警诱发事件的子电路模型通过对应的接口与相应的接入点进行连接；
接口的功能包括：受接入时间控制的事件自动接入；受退出时间控制的事件自动退出；
步骤四、进行虚警仿真；
运行仿真；仿真时间的长度应设置为虚警仿真剖面模型中指定的仿真时长；
步骤五、虚警仿真结果分析；
仿真结束后，得到BIT指示的时序波形，根据该波形进行BIT虚警的分析和判断；若虚警诱发事件导致BIT指示故障，则发生了虚警；
综合虚警仿真剖面模型和分析结果通过表格形式对虚警仿真结果的整体描述，内容包括：虚警仿真剖面模型中虚警诱发事件编号、事件类型、事件对应的BIT指示、事件对应的虚警次数、虚警仿真剖面模型的合计虚警次数。
本发明的优点在于：
(1)本发明通过建立虚警仿真剖面模型、虚警诱发事件、以及事件受时间控制接入到电路BIT的仿真模型中，完成虚警的仿真分析，既可以用于电路设计研究的虚警抑制能力分析、虚警机理分析，也可用于电路使用阶段的事后虚警分析，进行虚警复现；
(2)本发明对提高电路的BIT防虚警设计能力具有重要应用价值，并弥补了目前只能依赖试验和使用发现和评估BIT虚警、缺少仿真分析手段的不足。
附图说明
图1是本发明的方法流程图；
图2是本发明根据运行剖面模型建立虚警仿真剖面模型示意图；
图3是本发明时间压缩示意图；
图4是本发明虚警诱发事件的通用子电路模型；
图5是本发明虚警诱发事件模型的接入方式示意图；
图6是本发明接口示意图；
图7是本发明实施例的电路模型；
图8是本发明实施例虚警诱发事件子电路模型；
图9是本发明实施例虚警仿真剖面模型的电路模型；
图10是本发明实施例的仿真结果曲线图。
具体实施方式
下面将结合附图和实施例对本发明作进一步的详细说明。
本发明是一种电路机内测试的虚警仿真方法，流程如图1所示，包括以下几个步骤：
步骤一：建立虚警仿真剖面模型；
实际电路在特定的运行剖面模型环境下工作时，会受到特定的扰动，从而导致BIT出现虚警，运行剖面不同，其出现虚警的数量也不同。在进行电路BIT虚警仿真时，需要根据电路的运行剖面模型建立对应的虚警仿真剖面模型，对电路的仿真施加扰动，判断BIT是否出现虚警，从而统计虚警仿真剖面模型导致的BIT虚警次数。
1、设定运行剖面模型和虚警仿真剖面模型的组成；
(1)运行剖面模型的组成；
运行剖面模型为根据电路的运行需求确定的扰动及其时序关系描述。运行剖面模型P_M的公式为：
P_M＝(D，HT，EL，t_M)    (1)
式中：D——运行剖面模型中的扰动集合，D＝{d_i|i＝1～n}，di为电路运行中受到的第i次扰动；n为扰动的总次数；HT——扰动的发生时间集合，HT＝{(ht_i，ct_i)|i＝1～n}，ht_i为第i个扰动的开始时间；ct_i为第i个扰动的持续时间；EL——扰动对电路的影响位置集合，EL＝{el_i|i＝1～n}，eli表第i个扰动在电路中的具体影响位置；t_M——运行剖面模型对应的任务时长。
(2)虚警仿真剖面模型的组成；
虚警仿真剖面模型为依据电路的运行剖面模型建立的，用于BIT虚警仿真的虚警诱发事件及其时序关系描述。虚警仿真剖面模型P_FA的公式如下：
P_FA＝(E，T，L，t_S)    (2)
式中：E——虚警诱发事件集合，E＝{e_j|j＝1～h}，e_j表示集合中的第j个虚警诱发事件；h表示虚警仿真剖面模型中包含的虚警诱发事件数量；e＝(y，m，S)，y表示虚警诱发事件类型；m表示虚警诱发事件的模拟方式；S表示虚警诱发事件的事件参数集合；T——时间值集合，T＝{(rt_j，ot_j)|j＝1～h}，rt_j表示第j个虚警诱发事件的接入时间值；ot_j表示第j个虚警诱发事件的退出时间值；L——接入点集合，L＝{l_j|j＝1～h}，l_j表示第j个虚警诱发事件接入到电路中的位置；t_S——虚警仿真剖面模型对应的仿真时长。
2、根据运行剖面模型建立虚警仿真剖面模型；
运行剖面模型与虚警仿真剖面模型之间的关系如图2所示，根据运行剖面模型建立虚警仿真剖面模型的步骤如下：
(1)根据运行剖面模型中的扰动确定虚警仿真剖面模型中的虚警诱发事件；
运行剖面模型中的每次扰动，都建立一个对应的虚警诱发事件。在建立虚警诱发事件时还需要明确事件的类型、模拟方式以及事件参数。
虚警诱发事件的类型取决于运行剖面模型中的扰动类型。扰动类型分为负载动作和干扰两类，因此对应的虚警诱发事件的类型分别为负载扰动和干扰。
虚警诱发事件的模拟方式也按扰动类型分类为负载扰动和干扰两大类。其中，负载扰动可以选择如下模拟方式：阻性负载，感性负载，容性负载，阻性、感性、容性的串并联组合负载。干扰可以选择如下模拟方式：正弦波信号，方波信号，三角波信号，电压源，电流源，各类信号的组合。
在确定了虚警诱发事件的模拟方式之后，还需要确定出与扰动程度相关的事件参数。事件参数的内容与事件的模拟方式直接相关，如采用阻性负载作为虚警诱发事件模拟负载扰动，应根据负载情况确定出阻性负载的电阻值，该电阻值即是事件参数。
(2)根据扰动的影响位置确定虚警诱发事件的接入点；
运行剖面模型中扰动的影响位置是扰动引入到电路中的位置，在虚警仿真中需要在电路模型的对应位置接入虚警诱发事件。根据扰动的影响位置，在电路模型中的对应位置确定虚警诱发事件的接入点。
(3)根据运行剖面模型中的时间参数确定虚警仿真剖面模型中的时间参数；
在进行BIT虚警仿真时，需要进行时间压缩，以降低仿真的时间消耗。根据运行剖面模型中的任务时长、扰动开始时间、扰动持续时间，通过时间压缩，确定出对应的虚警仿真剖面模型中的仿真时长、虚警诱发事件的接入时间、虚警诱发事件的退出时间。
进行时间压缩的方法为：
由于BIT虚警只可能发生在有干扰的状态，因此对于干扰消失后的运行时间进行大比例压缩。如果干扰会导致BIT虚警，则通常在干扰施加后，虚警就会发生，干扰持续的时间长短只影响BIT虚警存在的时间长短，因此根据需要对干扰持续时间进行压缩。例如，如图3所示，第一干扰对应第一虚警诱发事件，…第n干扰对应第n虚警诱发事件；第一干扰至第二干扰之间的电路运行时间压缩为第一虚警诱发事件至第二虚警诱发事件之间的仿真时间，…第n-1干扰至第n干扰之间的电路运行时间压缩为第n-1虚警诱发事件至第n虚警诱发事件之间的仿真时间；第一干扰的持续时间压缩为第一虚警诱发事件的仿真时间，…第n干扰的持续时间压缩为第n虚警诱发事件的仿真时间。至此，就把上面箭头代表的电路运行时间压缩为下方箭头代表的虚警仿真时间。
(4)对虚警仿真剖面模型进行整体描述；
在确定了虚警仿真剖面模型的诱发事件、接入点、以及事件参数之后，需要对虚警仿真剖面模型进行整体描述。整体描述综合了运行剖面模型和虚警仿真剖面模型，描述内容为：
运行剖面模型包括任务时长、扰动、扰动开始时间、扰动持续时间、扰动影响位置；
虚警仿真剖面模型包括仿真时长、事件编号、事件类型、事件模拟方式、事件参数、接入时间、退出时间、接入点；
其中，事件编号由代表诱发事件类型的字母、“-”号和代表序号的数字组成。对于负载扰动，采用F表示，对于干扰，采用字母G表示。例如，F-1表述第1个负载扰动类型的虚警诱发事件。
在整体描述内容的基础上，采用表1所示的表格进行表达。
表1虚警仿真剖面模型的描述表格

步骤二、建立虚警诱发事件的子电路模型；
根据运行剖面模型建立的虚警仿真剖面模型中，明确了虚警诱发事件的类型、模式方式和事件参数。为了将虚警诱发事件转化为仿真的模型，需要根据事件类型、模拟方式和事件参数建立具体的虚警诱发事件的子电路模型。
虚警诱发事件的通用子电路模型如图4所示，所述的虚警诱发事件子电路模型内部设置接地设置，对外只有单一的接口点，在接地和接口点之间完成具有事件模拟方式及事件参数功能的子电路模型。
本发明的子电路模型中模拟方式和事件参数的设置具体为：
阻性负载采用电阻实现，事件参数对应为电阻值；
感性负载采用电感实现，事件参数对应为电感值；
容性负载采用电容实现，事件参数对应为电容值；
组合负载采用电阻、电感、电容串并联实现，事件参数对应为电阻值、电感值、电容值；
正弦波信号采用正弦波信号源实现，事件参数对应为正弦波峰峰值、频率；
方波信号采用方波信号源实现，事件参数对应为方波幅度、频率，占空比；
三角波信号采用三角波信号源实现，事件参数对应为三角波峰峰值、频率、上升时间、下降时间；
电压信号采用电压源实现，事件参数对应为交流、直流电压值；
电流信号采用电流源实现，事件参数对应为交流、直流电流值。
步骤三、虚警诱发事件的接入；
为了使虚警诱发事件能够对电路产生影响，将虚警诱发事件对应的子电路模型接入到电路的仿真模型中。
虚警仿真剖面模型中的各虚警诱发事件接入到电路模型的示意图如图5所示，第n个虚警诱发事件的子电路模型通过对应的第n个接口与指定的第n个接入点进行连接。
接口的功能包括：受接入时间控制的事件自动接入；受退出时间控制的事件自动退出。
采用常规EDA仿真工具普遍提供的能进行一次动作的时控开开关和时控关开关进行串联组合实现接口功能。
将虚警诱发事件的接入时间设置为时控关开关的自动接通时间，虚警诱发事件的退出时间设置为时控开开关的自动断开时间。
接口的电路形式如图6所示，时控关开关K₁的默认状态为断开，在设置的接入时间点自动闭合；时控开开关K₂的默认状态为闭合，在设置的退出时间自动断开。通过这种两种开关的串联组合，实现虚警诱发事件的子电路模型的自动接入和退出。
步骤四、进行虚警仿真；
在将虚警仿真剖面模型中的虚警诱发事件接入到电路模拟之后，运行仿真。通过执行时域仿真，得到BIT监测信号和指示的时序波形。仿真时间的长度应设置为虚警仿真剖面模型中指定的仿真时长。
步骤五、虚警仿真结果分析；
仿真剖面模型内的每个虚警诱发事件都可能会对BIT指示产生影响。在仿真结束后，得到BIT指示的时序波形，根据该波形进行BIT虚警的分析和判断。若虚警诱发事件导致BIT指示故障，则发生了虚警。
虚警仿真结果的整体描述综合了虚警仿真剖面模型和分析结果，内容包括：事件编号、事件类型、事件对应的BIT指示(故障/无故障)、事件对应的虚警次数、虚警仿真剖面模型的合计虚警次数，虚警仿真结果采用表2所示的表格进行表达。
表2虚警仿真结果的工程化表格

表2中，BIT指示的结果在“故障”、“无故障”栏中打“√”；虚警次数填写对应BIT的虚警次数；“合计”填写BIT的虚警总数。
下面结合典型电路实例对该方法发明做进一步详细说明。
某开关稳压电源电路及其BIT的原理图如图7所示。图中上半部分为开关稳压电源电路，下半部分是BIT电路。采用通用EDA仿真软件OrCAD PSPICE进行电路BIT的虚警仿真。
步骤一：建立虚警仿真剖面模型；
根据该开关稳压电源电路的预期运行剖面模型，建立电路的虚警仿真剖面模型，如表3所示。
表3虚警仿真剖面模型表示例


在电路的运行剖面模型中，有6次扰动，包括4次负载扰动和2次信号干扰，其发生的时间和持续时间都在表3中详细列出。根据运行剖面模型中的扰动，建立了对应的虚警仿真剖面模型，其中包括6个对应的虚警诱发事件，其事件模拟方式、事件参数、时间值、接入点等设置都在表4中详细列出。其中，接入点OUTPUT、NOISE3已在图8中标明。
步骤二、建立虚警诱发事件的子电路模型；
根据建立的虚警仿真剖面模型，采用OrCAD软件提供的元器件模型建立的6个虚警诱发事件子电路如图8所示。
其中，RF-1、RF-2、RF-3、RF-4分别对应表3中的F-1、F-2、F-3、F-4负载动作，VG-1、VG-2分别对应表3中的G-1、G-2干扰。
步骤三、虚警诱发事件的接入；
采用基于时控开关的接口电路设计，实现虚警诱发事件子电路模型的接入。接入后的虚警仿真剖面模型电路模型如图9所示。其中，每个虚警诱发事件子电路模型中的时控开关通断时间值即为表3中的接入时间和退出时间值。在接入点方面，OUTPUT是F-1、F-2、F-3、F-4四个负载扰动的接入点，NOISE3是G-1、G-2两个干扰事件的接入点。
步骤四、进行虚警仿真；
在建立的虚警仿真剖面模型的电路模型中，通过接入点的设置已经完成了在电源电路模型中的虚警诱发事件子电路的连接，此时即可进行时域仿真，仿真时间长度为规定的60ms。
步骤五、虚警仿真结果分析；
仿真结束后，得到仿真结果波形，如图10所示，图中，FA为BIT指示曲线；V(OUTPUT)为BIT检测的电路输出电压曲线；V(U5A：+)为BIT检测门限上限值；V(U6A：-)为BIT检测门限下限值。
根据图10的波形进行分析，得到虚警仿真的结果，如表4所示。从表4得到，在该虚警仿真剖面模型下，该开关稳压电源电路的BIT共发生了9次虚警。
表4虚警仿真结果表