前向-反向信道内插器 本发明涉及数字通信系统，尤其是涉及用于数字通信系统的内插器。
在出现符号间干扰(ISI)时，一些数字通信系统利用均衡来增强被传输符号的精确检测。均衡可用来补偿这种ISI，以便精确地检测被传输符号。业已知道这种均衡系统(例如，参见讨论均衡的美国专利No.5,414,734和5,513,215)。图1为示意使用均衡的系统10的简化图。
系统10包括一个发射机12，一个带有均衡器16的接收机14。在这个例子中，系统10为一个移动无线数字系统，其中发射机12广播被调制以包含数字信息的射频(RF)信号。在该系统中，发射机12接收符号x(t)，并调制和广播该符号。每个符号一般代表一个或多个比特。例如，16级正交调幅(QAM)方案中的每个符号代表4个比特。
被广播的符号通过信道18传播，在图1中信道18由虚线框指示。接收机14接着接收该广播符号。尽管为清晰起见进行了省略，但在系统10中，接收机14一般要通过一个以上的传输路径接收一个发射。例如，多个路径可能是使用一个以上发射机发射信号的结果，和/或来自一个发射机的发射信号被附近结构反射地结果。典型地，接收机14和各个其它发射机之间的传输路径长度不等，而且可能随时间而变化(由于接收符号时，接收机14被移动)，从而导致产生多径衰落和ISI。信道18表示多个路径，而且可包含来自发射机和接收机的影响(例如，脉冲整形滤波器、调制不精确等)。典型地，信道18被模型化为时变有限脉冲响应(FIR)滤波器。
在ISI随时间变化时，均衡器16补偿ISI。这种补偿使得接收机14能更为精确地检测接收的符号。由均衡器16提供的补偿在工作期间，可根据在信道被模型化为系统10的地方，周期性产生的信道响应估计值来调节。
图2为示意常规示例性均衡器16(图1)的简化功能方框图。均衡器16包括判决反馈均衡器电路(DFE)22、信道估计器24以及信道内插器26。例如，美国专利No.5,513,215公开了一种带有DFE、信道估计器以及信道内插器的估计器。示例性均衡器16的基本操作如下。符号抽样由接收机14(图1)接收，并被传播到DFE 22和信道估计器24。信道估计器24和信道内插器26周期性地提供，实际上是对信道18响应的高度“定义”的估计。这个内插的信道响应估计允许计算DFE 22的系数，以便DFE 22能精确地检测所接收的符号。
更具体地，信道估计器24利用周期性插入到所传输的数据序列中的已知导频符号。导频符号插入的速率与信道估计器24可跟踪的最高衰落速率有关。特别地，导频符号注入的频率大约为信道估计器24可跟踪的衰落速率(即，符合奈奎斯特速率约束)的2倍或更多倍。例如，用于衰减环境的寻呼系统应用设备的衰减速率约为100Hz，导频符号插入速率可设置为约360Hz。
信道内插器26利用来自信道估计器24的信道估计来计算内插的信道估计，以匹配由发射机12(图1)所发射的接收符号频率，或者如果接收机利用重复抽样(oversampling)技术，则匹配高于符号频率的频率。在前面提到的寻呼系统应用设备中，符号速率可为约18kHz。因此，360Hz的导频符号插入率要求信道内插器26以约为50倍的速率内插信道估计。在这种情况下，高阶内插器(即，50或更多)通常地利用多级内插器来实现，以减小计算负担。
图3为示意多级信道内插器26(图2)的方框图。为得到任何阶的内插以及内插器的线性相位响应，信道内插器26通常利用填零(zero-stuffing)技术实现，即通过多个FIR滤波器级311-31j滤波，并且在末端施加一个线性内插器53作为最后一级。线性内插器53甚至能实现非整数的内插值。它可用作内插的最后一级，因为较早的滤波器级311-31j内插估计的冲激响应到远远高于信道估计器24的奈奎斯特速率，奈奎斯特速率是由导频符号插入速率确定的。另外，由于信道衰落过程被抽样，以便奈奎斯特速率接近于衰落速率，因此第一个FIR滤波器级311一般必须具有相对窄的过渡带宽，以滤掉噪声和防止混淆。然而，为在FIR滤波器实现窄的过渡带宽，则要求有相当数量的系数。大量系数另人生烦地导致相当大的计算负担，以及相当大的初始滤波器延迟。由此，需要这样一种信道估计器，它的第一级可提供窄的过渡带宽，利用较少的滤波器系数能产生线性相位响应。
根据本发明，提供一种多级内插器，它具有线性相位响应，且其第一级具有窄的过渡带宽。通过利用填零技术升频抽样(upsampling)要内插的序列，接着数字化过滤该序列可实现内插。本发明的一方面，第一级利用一个有限冲激响应(IIR)滤波器实现，以利用相对少的滤波器系数实现窄的过渡带宽。较少的IIR滤波器系数能同时减小过滤所要求的计算负担和保护块(guard block)，以避免滤波器瞬变的影响。
本发明另一方面，利用前向-反向过滤方法来实现IIR滤波器的线性相位响应。特别地，要被内插的输入序列根据内插的顺序填入零，首先通过IIR滤波器。接着，由此产生的序列的时间顺序被反向，并再次通过IIR滤波器。最后，由此产生的输出序列被再次反向。从而前向-反向过滤实现了线性相位响应。
本发明另一方面，在输入序列后附加了一个由0组成的码块，以便IIR滤波器的阶跃响应的起始和结束的瞬变影响在两端均相等，这将改善内插的精度。
通过参考下面的详细描述并参照附图，本发明的前述方面和许多伴随优点将变得更容易理解。
图1示意了常规数字通信系统的方框图。
图2示意了用于数字通信系统的常规均衡器的方框图。
图3示意了用于均衡器的常规多级信道内插器的方框图。
图4示意了根据本发明的一个实施例，信道内插器的方框图。
图5为图4中描绘的信道内插器的更为详细的方框图。
图6为示意图5中的IIR滤波器级的更为详细的方框图。
图7A为示意根据本发明一个实施例的被保护的信道估计的方框图。
图7B为示意附加0的升频抽样被保护的填零信道估计的框图。
图8为示意根据本发明一个实施例的信道内插器的工作流程图。
图4为示意根据本发明一个实施例的信道内插器40的简化方框图。信道内插器40包括有限脉冲响应(IIR)滤波器级42和FIR滤波器级部分44。FIR滤波器级部分44包含多个级联的FIR滤波器级，而且可包括一个线性内插器级。业已知道，相对于FIR滤波器来说，IIR滤波器利用较少的系数可实现窄的过渡带宽。然而，IIR滤波器一般不具备线性相位响应。根据本发明，使用前向-反向方法可实现IIR滤波器42的线性相位响应。下面结合图5更详细地描述前向-反向方法。
图5为示意信道内插器40(图4)的更为详细的方框图。在这个实施例中，IIR滤波器级42利用填零技术提供2倍内插(即，2X)。在数字滤波技术上业已知道，填零是一种在要被数字滤波器滤波的一个序列的抽样之间插入0的技术。结果，数字滤波器的输出序列的抽样数是原序列抽样的两倍，从而提供了2X内插。
为实现一个线性相位响应，由IIR滤波器级42生成的输出序列通过IIR滤波器级42反向滤波。这个反向滤波理想地提供了前向方向上所产生相位响应的真实的反向相位，从而实现了线性相位响应。为利用这个前向-反向滤波技术，接收的抽样在分批的基础上处理。尽管业已知道用于线性化相位响应的前向-反向滤波，但应用到内插器应用设备的前向-反向滤波在此之前还未知。
IIR滤波器级42生成的输出序列接着由FIR滤波器级部分44处理，FIR滤波器级部分44包含FIR滤波器级511-51m，以及线性内插器53。FIR滤波器级511-51m分别提供Xn1-Xnm内插，在此n1、n2，…nm为大于或等于2的整数。线性内插器53提供任何预定阶的内插，如果希望的话可提供非整数值的内插。在一个实施例中，信道内插器提供总共X100内插，其中X2内插由前向-反向IIR滤波器级42，2个FIR滤波器级提供，每个均提供X2内插，而线性内插器53提供X12.5内插。相对于提供同样内插水平的FIR滤波器级来说，线性内插器53能提供低处理负担的高内插。线性内插器53基本上不影响被估计信道内插的精度，因为前面的FIR滤波器级已经将“抽样”速率增加到远远高于由导频符号插入率所确定的奈奎斯特速率。尽管在此描述了“X2”IIR滤波器级，但数字信号处理领域的技术人员可利用不同阶的内插来实现IIR滤波器级42，而不需要进行过多试验。例如，IIR滤波器级42可提供Xm内插，在此m为大于2的整数。
图6为示意IIR滤波器42(图4)所提供处理的更为详细的方框图。在一个优选实施例中，IIR滤波器级42利用一个数字信号处理器(DSP)和相关内存实现。根据公开的内容，本领域的技术人员能设计和编制出一个由DSP执行的程序，以实现IIR滤波器级42，而不需要进行过多实验。在一个实施例中，采用朗迅科技制作的模型1620DSP，而实现IIR滤波器42的程序存储在DSP芯片上的非易失性内存。从信道估计器24(图2)输入的信道估计序列由IIR滤波器级42(图5)接收。输入序列接着被填入零。输入序列在z域由X(z)表示。IIR滤波器级42(图5)的传输函数由H(z)表示。因此，在前向通路，输入序列X(z)由H(z)块611处理，结果产生输出序列X(z)H(z)。
这个输出序列由时间反向块631接收，反向块631将H(z)块611输出的序列反向，生成输出序列X(1/z)H(1/z)。众所周知的是，序列X(z)H(z)的时间反向在z域表示为X(1/z)H(1/z)。接着这个序列再次被由H(z)块612表示的IIR滤波器级42(图5)滤波，从而执行反向滤波以实现线性相位响应。由此生成的序列表示为X(1/z)H(1/z)H(z)。这个序列接着再次被时间反向块632反向，由此生成输出序列X(z)H(1/z)H(z)。这个序列接着被FIR滤波器级部分44(图5)处理，以提供进一步的内插。
图7A为示意根据本发明一个实施例的被保护信道估计的方框图。通过避免在滤波器输出序列中出现瞬变影响，使用保护序列或保护块可改善内插精度。如图7A所示，前向滤波以预定数量Ng个保护抽样71A开始，其后为估计的信道系数72A序列。估计信道系数72A的数量由N指示。在一个优选实施例中，Ng预定为约等于IIR滤波器响应过渡长度的一半，以便在填零后保护序列长度等于过渡长度。在这个实施例中，Ng被确定为IIR滤波器611(图6)的脉冲响应衰减到约为其最大值的1％时所要求的输出抽样数量的一半。在用于寻呼系统应用设备的一个实施例中，N等于20，而Ng等于7。
另外，反向滤波也应以Ng(即，7)个保护抽样开始。反向滤波保护序列通过在N个估计信道系数后附加Ng个保护抽样来提供。因此，输入序列包含训练保护序列73A，它在前向通过IIR滤波器级42(图5)后，变为反向通路的前导保护序列。
图7B示出了进一步的改进图，在此0码块74有预定数量Nz个0被附加到填零的输入序列后，以改善精度。更具体地，前向和反向IIR滤波有效地加倍体现了组合脉冲响应的瞬变影响。附加0不是为增加末端保护的长度，而是为了捕获保护之外的瞬变，由此使得反向滤波更为精确。Nz最好设置为约等于IIR滤波器611(图6)的过渡长度。
图8为示意根据本发明一个实施例的信道内插器工作的流程图。IIR滤波器611(图6)已被设计用于实现预定的过渡带宽和截止频率，而且过渡长度Nt已确定。截止频率对应于衰落速率。如上所述，Nt最好为从坐标原点到脉冲响应衰减到约为其最大值的1％的位置的抽样距离。
再参考图5、6、7A、7B和8，IIR滤波器级42的工作如下。在步骤80，IIR滤波器级42接收一个信道估计序列。这个信道估计序列在估计信道系数序列72A(有N个系数)的两端，包含保护抽样71A和73A(每个保护序列均有Ng个抽样)。这个由保护抽样和估计系数拼接而成的块在此称为被保护的信道估计块。
在步骤81，被保护的信道估计块通过填零升频抽样到2X。接着，在步骤82，0码块(有Nz个0)被附加到被保护信道估计的升频抽样块，并且在步骤83被IIR滤波器611滤波。在下一步骤84，在步骤83生成的输出序列的时间顺序被反向块631反向。接着，在步骤85，在步骤84生成的反向序列再次被IIR滤波器612滤波。在步骤86，由步骤85生成的输出序列的时间顺序再次被时间反向块632反向。接着在步骤87，生成的输出序列中最后Nz个抽样被丢弃。
此外，还包括步骤88和89用于示意FIR滤波器级部分44(图5)提供的内插。在步骤88，对于每个FIR滤波器级，由前面的滤波器级输出的序列通过填零被升频抽样，接着被FIR滤波器级滤波。这些FIR滤波步骤也可由前面提到的DSP执行。接着在步骤88，在FIR滤波器级51m输出的序列两端内插的Ng·2·n1·n2…·nm保护抽样被丢弃，而且由此生成的序列利用标准线性内插算法被线性内插器53线性内插。
上面描述的内插器电路的实施例只是示意本发明的原理，并不会将本发明限制到所述的特定实施例。例如，根据本公开说明，本领域的技术人员能设计出不同于所述实施例的FIR滤波器部分44实现方式。另外，可采用不同的DSP或通用处理器，而不采用所描述的特定DSP。再者，本发明的其它实施例可使用不同数量的保护抽样和附加0，或数字滤波器中不同数量的抽头。在另一个实施例中，内插器电路可实现为一个多速率系统，其中可采用整数值的内插和抽取，以实现非整数内插(例如，实现X11内插的内插级与X2抽取组合，从而实现X5.5内插)。因此，虽然已示意和描述了本发明的优选实施例，但要理解的是，在此可对其进行各种改进，而不偏离本发明的精神和范围。