曝光方法和电子器件制造方法.pdf

一种通过投影光学系统(PL)将明暗图案曝光到基片(W)的每一个曝光区域中的曝光方法，包括位置检测步骤(S13)、变形计算步骤(S14)以及形状更改步骤(S15)：所述位置检测步骤检测在基片(W)的单元曝光域(10F)中的多个显微区域的位置；所述变形计算步骤基于在所述位置检测步骤(S13)中获得的所述多个显微区域位置的相关信息来计算所述单元曝光域(10F)中的变形状态；所述形状更改步骤基于在所述变形计算步骤(S14)中获得的变形状态来更改将曝光到所述基片(W)上的明暗图案的形状。在所述位置检测步骤中检测的所述显微区域包括在所述单元曝光域(10F)中形成的电路图案(S13)。

1.  一种通过投影光学系统将明暗图案曝光到基片的多个单元曝光域上的曝光方法，所述曝光方法包括：
位置检测步骤，检测在所述基片的多个单元曝光域中的一个中的多个显微区域的相对于面内方向的位置；
变形计算步骤，基于在所述位置检测步骤中获得的所述多个显微区域的位置的相关信息来计算所述单元曝光域中的变形状态；以及
形状更改步骤，基于在所述变形计算步骤中获得的变形状态来更改将曝光到所述基片上的明暗图案的形状；
其中，在所述位置检测步骤中检测的所述显微区域中的至少一个显微区域包括在所述多个单元曝光域中的一个中形成的电路图案。

2.  根据权利要求1的曝光方法，其中在所述位置检测步骤中检测的所述显微区域中的至少一个显微区域包括与基片上的相邻区域的亮度显著不同的亮度。

3.  根据权利要求1或2所述的曝光方法，其中在所述位置检测步骤中检测的所述显微区域中的至少一个显微区域与所述一个显微区域的相邻区域在所述基片上是否形成了预定材料的薄膜方面不同。

4.  根据权利要求1至3之一所述的曝光方法，其中在所述位置检测步骤中检测的所述显微区域中的至少一个显微区域与所述一个显微区域的相邻区域在电路图案密度方面显著不同。

5.  根据权利要求4所述的曝光方法，其中所述显微区域中的至少一个显微区域的每个都包括周期性图案，所述周期性图案的节距小于在所述位置检测步骤中所使用的位置检测系统的分辨率。

6.  根据权利要求1至5之一所述的曝光方法，其中在所述位置检测步骤中检测的所述显微区域中的至少一个显微区域包括沿与执行所述位置检测的扫描方向垂直的方向、长度长于或等于第一预定尺寸的两个长边，以及沿所述扫描方向、宽度长于或等于第二预定尺寸的宽边。

7.  根据权利要求1至6之一所述的曝光方法，其中所述位置检测步骤使用位置检测系统检测落在基本上等于所述单元曝光域的范围内的多个预定位置，来检测所述多个显微区域的位置。

8.  根据权利要求1至7之一所述的曝光方法，其中所述位置检测步骤检测所述多个显微区域中的至少4个显微区域的位置。

9.  根据权利要求1至8之一所述的曝光方法，其中所述位置检测步骤包括通过挨个排列的多个位置检测机构来检测所述多个显微区域的位置。

10.  根据权利要求9所述的曝光方法，其中所述多个位置检测机构的每个都包括检测镜筒部件和检测部件。

11.  根据权利要求9所述的曝光方法，其中所述多个位置检测机构中的至少一个位置检测机构包括检测镜筒部件和布置在所述检测镜筒部件的检测范围内的多个检测部件。

12.  根据权利要求1至8之一所述的曝光方法，其中所述位置检测步骤包括通过公共检测镜筒部件和挨个排列的多个检测部件来执行所述位置检测。

13.  根据权利要求12所述的曝光方法，其中所述位置检测步骤包括在相对于所述公共检测镜筒部件移动所述基片的同时检测所述多个显微区域的位置。

14.  根据权利要求1至13之一所述的曝光方法，其中所述位置检测步骤包括不通过所述投影光学系统而检测所述多个显微区域的位置。

15.  根据权利要求1至14之一所述的曝光方法，其中所述形状更改步骤包括使所述明暗图案的形状变形为非线性形状。

16.  根据权利要求1至15之一所述的曝光方法，其中所述形状更改步骤包括更改所述投影光学系统的像差的像差更改步骤。

17.  根据权利要求1至16之一所述的曝光方法，其中所述形状更改步骤通过更改所述投影光学系统中至少一个光学表面的形状来更改所述明暗图案的形状。

18.  根据权利要求17所述的曝光方法，其中所述至少一个光学表面是设置在所述投影光学系统的物面附近的位置、与所述物面光学共轭的位置、所述共轭位置附近的位置或所述投影光学系统的像面附近的位置的光学表面。

19.  根据权利要求1至18之一所述的曝光方法，其中在所述基片上形成的所述明暗图案是在掩模上形成的图案的影像。

20.  根据权利要求1至19之一所述的曝光方法，其中所述形状更改步骤包括更改被设置在所述投影光学系统的物面上的掩模的图案表面的形状的掩模表面形状更改步骤。

21.  根据权利要求1至20之一所述的曝光方法，其中通过具有缩小放大率的所述投影光学系统将所述明暗图案曝光到所述基片上。

22.  根据权利要求1至21之一所述的曝光方法，还包括：
扫描曝光步骤，在预定方向相对于所述投影光学系统移动所述基片的同时在所述基片上曝光所述明暗图案；
其中所述形状更改步骤根据所述扫描曝光期间所述基片的相对运动来更改所述明暗图案的形状。

23.  一种制造电子器件的方法，所述方法包括：
使用根据权利要求1至22之一所述的曝光方法的光刻步骤。

24.  根据权利要求23所述的电子器件制造方法，还包括：
区域指定步骤，根据与在基片上的单元曝光域中形成的图案对应的图案数据来指定在所述位置检测步骤中检测的所述显微区域的位置。

25.  根据权利要求24所述的电子器件制造方法，其中所述图案数据是在较早的光刻步骤中的一个光刻步骤中形成的电路图案的设计数据。

26.  根据权利要求24所述的电子器件制造方法，其中所述图案数据是在多个较早的光刻步骤中的一个中形成的多个电路图案的设计数据。

曝光方法和电子器件制造方法
相关申请的交叉引用
本申请要求2007年5月29日递交的美国临时专利申请No.60/924711的权益和2008年2月27日递交的美国非临时专利申请No.12/071913的权益。
技术领域
根据本发明的实施例涉及一种曝光方法和一种电子器件制造方法。更具体地，根据本发明的实施例涉及在制造例如半导体器件、成像器件、液晶显示器件和薄膜磁头等电子器件的光刻工艺中使用的曝光方法。
背景技术
在制造例如半导体器件等电子器件的过程中，在覆有光敏材料的晶片(或玻璃板等基片)上形成多层电路图案。曝光装置需要对准上面形成有转印图案的掩模和上面已经形成电路图案的晶片。所述曝光装置包括为上述对准目的的对准部件，该对准部件可以是例如成像型对准部件。
基于成像装置的对准部件使用宽波长频带且由例如卤素灯等光源发出的光来照明晶片上形成的位置检测标记(晶片对准标记)。所述对准部件然后通过成像光学系统在成像装置上形成上述晶片对准标记的放大影像，并对得到的成像信号执行影像处理以检测晶片标记的位置。
在单个晶片上限定多个单元曝光域，使它们排列成矩阵形式。在每个单元曝光域中，通过单个曝光操作(例如一次性(one-shot)曝光操作或扫描曝光操作)形成对应于功能元件——例如大规模集成(LSI)电路——的电路图案等等。更具体地，所述曝光装置在相对于投影光学系统步进移动晶片的同时对单个单元曝光域多次重复进行曝光操作。结果一个或多个对准标记和一个或多个大规模集成电路图案一起被转印到每个单元曝光域中。
传统的位置检测装置包括单个位置检测机构(例如对准显微镜)或者X位置检测机构和Y位置检测机构。在包括蚀刻步骤和成膜步骤的晶片处理期间，上面曝光了图案的晶片在面内方向可能发生变形。更具体地，由于晶片处理等等，晶片相比原来形状可能整体地或局部地拉伸或收缩。
为了应付这种上面曝光了图案的晶片的变形，提出了增强型全面对准(EGA)来校正关系到单元曝光域排列情况的晶片面内变形。为了应付每个单元曝光域的线性变形，或更具体地，为了应付通过线性函数表示的每个单元曝光域的拉伸、收缩和旋转(所述线性函数使用表示每个单元曝光域的面内位置的直角坐标或者X、Y坐标)，提出了校正投影光学系统的放大率的放大率校正法和旋转掩模的掩模旋转法。
在传统技术中，使用了不同于电路图案的专用标记作为用于对准的位置检测标记(也称为晶片对准标记)。为了在晶片上形成所述专用标记，该专用标记和电路图案一起被转印到单元曝光域上。在每个单元曝光域的外围部分(沿着每个单元曝光域的轮廓边界延伸的内部部分)中也形成晶片对准标记，使得大规模集成电路的设计自由度实际上不受对准标记的影响。在单个单元曝光域中形成多个大规模集成电路图案的情况下，除了每个单元曝光域的外围部分以外，或是取代每个单元曝光域的外围部分，在单个单元曝光域中可以在两个相邻大规模集成电路图案之间、在被称作“街道线”(street line)的区域中形成对准标记。
发明内容
近年来，大规模集成电路图案被进一步地微型化。结果需要以更高的精度在基片上相互叠加多个图案。因此，未来的曝光设备不得不应付在传统技术中未曾考虑过的在单元曝光域中产生的非线性变形。“非线性变形”指的是不能用使用X坐标和Y坐标的线性函数表示的高次变形。
为了测量单元曝光域中的非线性变形，例如必须检测在单元曝光域中离散地形成的许多标记的位置。
在每个单元曝光域中大规模集成电路图案的数量取决于所述大规模集成电路的类型，但至多为12。例如，当总共12个大规模集成电路图案被排列成X方向的3行和Y方向的4行时，在传统技术中，在X方向的4个离散位置和Y方向的5个离散位置形成位置检测标记。在这种情况下，位置检测标记分布得过于粗疏。因此高精确度地测量在单元曝光域中产生的变形，特别是大规模集成电路图案中产生的变形就很困难。
根据本发明的实施例的目的在于提供一种曝光方法，使得能够快速且精确地测量单元曝光域中产生的非线性变形，以及在基片上高精确度地叠加图案。
本发明的第一方面提供通过投影光学系统将明暗图案曝光到基片的单元曝光域中的曝光方法。所述方法包括位置检测步骤、变形计算步骤以及形状更改步骤：所述位置检测步骤检测在基片的多个单元曝光域中的一个中的多个显微区域的相对于面内方向的位置；所述变形计算步骤基于在位置检测步骤中获得的上述多个显微区域位置的相关信息来计算所述单元曝光域中的变形状态；所述形状更改步骤基于在变形计算步骤中获得的变形状态来更改待曝光到基片上的明暗图案的形状。在位置检测步骤中检测的上述多个显微区域中的至少一个显微区域包括在所述单元曝光域中的该一个单元曝光域中形成的电路图案。
下文中，所谓“单元曝光域”指的是在基片上被限定为单元的单元曝光域，在单元曝光域中经单个曝光操作(例如一次性(one-shot)曝光操作或扫描曝光操作)形成明暗图案。所谓“电路图案”是构成基片上已经形成或正在形成的电路的至少一部分的图案，并指经单个光刻工艺或多个光刻工艺形成的图案。
本发明的第二方面提供制造电子器件的方法并包括光刻工艺。在所述光刻工艺中使用了上述第一方面的曝光方法。
在根据本发明的实施例的曝光方法中检测了多个显微区域的“基片面内方向”位置，所述多个显微区域包括在晶片的单元曝光域中形成的已有电路图案。基于作为位置检测标记的上述多个显微区域位置的信息来计算所述单元曝光域中的变形状态。换句话说，基于所述单元曝光域中所述多个位置的信息来测量所述单元曝光域中已经形成了的已有图案的非线性变形。
在根据本发明的实施例中，通过根据在所述单元曝光域中已经形成的已有图案的变形来更改在基片上将曝光的明暗图案的形状，来提高在基片上图案叠加的精确度。通过检测以狭窄间隔排列的多个显微区域，根据本发明的实施例的曝光方法使得能够精确地测量在单元曝光域中产生的非线性变形。这使得能够在基片上高精确度地叠加图案。从而，根据本发明的实施例的曝光方法使得能够高精度地制造电子器件。
附图说明
现在将参照附图来描述实现了本发明的各种特征的总体结构。附图和相关的描述用来说明根据本发明的实施例，而并非限定本发明的范围。
图1是示出了用来实现根据本发明实施例的曝光方法的曝光装置的示意图；
图2是示出了图1中示出的位置检测系统的内部的示意图；
图3是示出了图1中示出的位置检测系统中的每个位置检测机构的内部的示意图；
图4是示出了图1中示出的投影光学系统的实例的二次成像反射折射型投影光学系统的示意图；
图5是示出了图1中示出的光学表面形状更改部件的内部的示意图；
图6是说明了根据本发明实施例的曝光方法的曝光过程的流程图；
图7是示出了在晶片的单元曝光域中形成的多个大规模集成电路图案的示意图；
图8是示出了在单元曝光域中散布的多个显微区域的示意图；
图9是示出了作为显微区域的“线条-间隙”图案的选择的示意图；
图10是示出了在多个存储单元组之间作为显微区域的边界区域的选择的示意图；
图11是示出了根据本发明的变型的位置检测系统的示意图；
图12是示出了根据本发明的另一变型的位置检测系统的示意图；
图13是说明了制造半导体器件的方法的流程图；以及
图14是说明了制造液晶显示器件的方法的流程图。
具体实施方式
现在将参照附图来描述根据本发明的实施例。图1是在实现根据本发明的实施例的曝光方法时使用的曝光装置的结构的示意图。图1中，X轴和Y轴正交于与晶片W的表面(曝光面)平行的平面内，而Z轴沿垂直于晶片W表面的方向延伸。更具体地，所述XY平面水平延伸而(+)Z轴在垂直方向向上延伸。
图1中示出的曝光装置包括曝光光源和照明部件1，所述曝光光源是例如氟化氩(ArF)准分子激光器，所述照明部件1包括光学积分器(均化器)、视场光阑和聚光镜。照明部件1利用从光源发射的曝光光线IL来照明上面印有待转印图案的掩模(掩模版，光罩)M。如果根据本实施例的曝光装置使用“步进-重复”法(step-and-repeat method)，那么照明部件1照明例如掩模M的整个矩形图案域。如果根据本实施例的曝光装置使用“步进-扫描”法(step-and-scan)，那么照明部件1照明在整个图案域中X方向上延伸的长狭缝形区域(例如矩形区域)，该X方向与Y方向正交且是扫描方向。
使来自掩模M的图案的光入射到具有预定的缩小放大率的投影光学系统PL。在覆有光致抗蚀剂的晶片W上所限定的每个单元曝光域中，投影光学系统PL形成掩模M的图案影像(明暗图案)。晶片W是基片的一个实例。更具体地，与掩模M上的照明区域(视场)光学对应，投影光学系统PL在晶片W的每个单元曝光域中的与掩模M的整体图案域相似的矩形区域中，或者在晶片W的单元曝光域的沿X方向延伸的长矩形区域(静止曝光域)中，形成掩模图案影像。
掩模载台MS以使掩模M与XY平面平行的方式支承掩模M。掩模载台MS结合了在X方向、Y方向和关于Z轴旋转的方向细微移动掩模M的机构。掩模载台MS包括移动镜(图中未示出)。通过使用移动镜的掩模激光干涉仪(图中未示出)实时测量掩模载台MS(和掩模M)的X位置、Y位置和旋转位置。
晶片保持器(图中未示出)在Z载台2上支承晶片，使得晶片W与XY平面平行。Z载台2被安装在XY载台3上。XY载台3沿XY平面移动，XY平面基本上与投影光学系统PL的像面平行。Z载台2调节焦点位置(Z方向位置)和晶片W的倾斜角(晶片W的表面相对于XY平面的倾斜度)。Z载台2包括移动镜4。通过使用移动镜4的晶片激光干涉仪5实时测量Z载台2的X位置、Y位置和关于Z轴的旋转位置。XY载台3被安装在基座6上。XY载台3调节晶片W的X位置、Y位置和旋转位置。
掩模激光干涉仪的输出和晶片激光干涉仪5的输出被提供给主控制系统7。主控制系统7基于掩模激光干涉仪的测量值来控制掩模M的X位置、Y位置和旋转位置。更具体地，主控制系统7给所述掩模载台MS中结合的机构传送控制信号。基于该控制信号，所述机构通过细微移动掩模载台MS来调节掩模M的X位置、Y位置和旋转位置。
主控制系统7控制焦点位置和晶片W的倾斜角，使得通过自动聚焦和自动调平，晶片W的表面定位得与投影光学系统PL的像面重合。更具体地，主控制系统7给晶片载台驱动系统8传送控制信号。基于该控制信号，晶片载台驱动系统8驱动Z载台2来调节焦点位置和晶片W的倾斜角。
基于晶片激光干涉仪的测量值，主控制系统7还控制晶片W的X位置、Y位置和旋转位置。更具体地，主控制系统7给晶片载台驱动系统8传送控制信号。基于该控制信号，晶片载台驱动系统8通过驱动XY载台3来调节晶片W的X位置、Y位置和旋转位置。
在实行“步进-重复”系统的情况下，将掩模M的图案影像一次性曝光到在晶片W上排列成矩阵式的多个单元曝光域中的一个上。然后主控制系统7传送控制信号给晶片载台驱动系统8，并使用晶片载台驱动系统8沿XY平面步进移动XY载台3，以使投影光学系统PL对准晶片W的另一单元曝光域。以这种方式就重复进行了掩模M的图案影像到晶片W的单元曝光域上的一次性曝光。
在“步进-扫描”系统中，主控制系统7传送控制信号给掩模载台MS中结合的机构，并传送控制信号给晶片载台驱动系统8。这样，在以根据投影光学系统PL的投影放大率确定的速度比移动掩模载台MS和XY载台3的同时，扫描并曝光掩模M的图案影像到晶片W上的单个单元曝光域上。然后主控制系统7传送控制信号给晶片载台驱动系统8，并使用晶片载台驱动系统8沿XY平面步进移动XY载台3，以使投影光学系统PL对准晶片W的另一单元曝光域。以这种方式就重复进行了掩模M的图案影像到晶片W的单元曝光域上的扫描曝光操作。
更具体地，利用“步进-扫描”系统，在通过晶片载台驱动系统8、晶片激光干涉仪5等等控制掩模M和晶片W的位置的同时，在是矩形(一般而言狭缝形)静止曝光域的短边方向的Y方向上相互同步地移动(扫描)掩模载台MS和XY载台3，从而相互同步地移动(扫描)掩模M和晶片W。结果掩模图案就被扫描和曝光到晶片W上的区域上，所述区域的宽等于静止曝光域的长边而长等于晶片W的扫描量(移动量)。
为了测量在晶片W的每个单元曝光域中发生的非线性变形从而提高在晶片W上形成的多个图案的叠加精确度，图1中示出的曝光装置包括位置检测系统10、变形计算部件11和光学表面形状更改部件12。位置检测系统10在不使用投影光学系统PL的情况下检测在晶片W的每个单元曝光域中的多个显微区域的位置。变形计算部件11基于位置检测系统10的检测结果来计算在晶片W的每个单元曝光域中产生的变形的状态。为了校正曝光到晶片W上的图案影像(明暗图案)的形状，光学表面形状更改部件12基于变形计算部件11的计算结果来更改投影光学系统PL的至少一个光学表面的形状。
如图2中所示，位置检测系统10包括沿XY平面二维排列的多个位置检测机构。为简化附图，在构成位置检测系统10的多个位置检测机构中，图2只示出了5个位置检测机构：10a、10b、10c、10d和10e。位置检测机构10a、10b、10c、10d和10e成Z字形排列。所述Z字形排列指的是关于沿X方向延伸的直线、在+Y方向和-y方向交替地排列位置检测机构。图2示出了两个相邻的行，即包括位置检测机构10a、10c和10e的第一行和包括位置检测机构10b和10d的第二行。位置检测机构10a、10c和10e在+Y方向偏移，且按预定间距排列在第一行中。位置检测机构10b和10d在-Y方向偏移，且按预定间距排列在第二行中。10a到10e的这5个位置检测机构的基准检测位置10aa到10ea落在矩形范围10f中，该矩形范围10f基本上等于晶片W的一个单元曝光域。图2中，10a到10e中的每个位置检测机构的用十字标记表示的基准检测位置是每个位置检测机构的检测区域的中心。在本实施例中，构成位置检测系统10的位置检测机构的基准检测位置都落在范围10f中。
位置检测机构10a到10e可以是例如基于光学成像装置的位置检测机构。位置检测机构10a到10e中的每个都具有相同的基本结构。如图3所示，在每个基于成像装置的位置检测机构10a到10e中，从照明部件31发出的照明光被半棱镜32反射后经过第一物镜33并照明在晶片W的单元曝光域中的显微区域RM。作为位置检测标记的显微区域RM不是独立于在单元曝光域中形成的图案形成的，而是包括了在单元曝光域中形成的电路图案。随后将详细描述显微区域RM。可设置照明部件31使得每个位置检测机构都有一个照明部件31，或者使得多个位置检测机构共用同一个照明部件31。
照明光的来自显微区域RM的反射光(包括衍射光)经由第一物镜33、半棱镜32和第二物镜34在成像装置35例如电荷耦合器件(CCD)照相机的成像面上形成显微区域RM的影像。成像装置35是检测部件的实例。更具体地，CCD照相机35作为光电检测器(光检测部件)用于光电检测通过包括第一物镜33和第二物镜34的成像光学系统形成的显微区域RM的影像。第一物镜33、半棱镜32和第二物镜34构成检测镜筒的实例。成像装置35是检测部件的实例。
CCD照相机35用内部信号处理单元(图中未示出)来处理基于检测到的显微区域RM的影像的光电检测信号(处理信号波形)。通过所述处理，CCD照相机35获得了例如表示显微区域RM的中心位置的X坐标和Y坐标，作为显微区域RM上的位置信息。CCD照相机35把所述显微区域RM上的位置信息作为位置检测机构10a到10e的输出(或位置检测系统10的输出)提供给变形计算部件11。
变形计算部件11基于位置检测系统10的检测结果来计算在单元曝光域中产生的变形的状态，所述检测结果就是在晶片W的单元曝光域中形成的多个显微区域RM的位置信息(多个位置检测值)。更具体地，变形计算部件11检测在晶片W的单元曝光域中的每个显微区域RM相对于对应的基准位置的位置偏差量。变形计算部件11基于每个显微区域RM的位置偏差量的信息，利用例如用X坐标和Y坐标定义的非线性函数对单元曝光域中产生的变形进行近似。
这里假设通过使用X坐标和Y坐标的高次函数来表示在单元曝光域中产生的高阶(high-level)变形。把表示显微区域RM的设计位置的坐标(下文中称为“设计值”)表示为(Dxn，Dyn)。把表示显微区域RM的实际检测到的位置的坐标(下文中称为“测量值”)表示为(Fxn，Fyn)。可变因子a到f(一次可变参数)和可变因子g到j(高次可变参数)表示设计值和测量值之间位置偏差的原因。在这种情况下，用如下所示的公式(1)表示实际测量值和设计值之间的关系。在公式(1)中，n是表示赋予在单元曝光域中形成的每个显微区域RM的编号的整数。
FxnFyn=abcdDxnDyn+ef+gDxn2hDyn2+iDxn3iDyn3---(1)]]>
但是，在设计值(Dxn，Dyn)和实际测量值(Fxn，Fyn)之间存在位置偏差量或残留误差项(Exn，Eyn)。用公式(2)表示考虑了残留误差项的测量值和设计值之间的关系。
FxnFyn=abcdDxnDyn+ef+gDxn2hDyn2+iDxn3iDyn3+ExnEyn---(2)]]>
公式(2)中的x成分可表示为公式(3)。
Exn＝Fxn-(aDxn+bDyn+e+gDxn²+iDxn³)(3)
同样地，公式(2)中的y成分可表示为公式(4).
Eyn＝Fyn-(cDxn+dDyn+f+hDyn²+jDyn³)(4)
通过例如最小二乘法来确定每个可变成分以使残留误差项的平方和最小。这样，使用高次函数可对在单元曝光域中产生的变形进行近似。
上述利用高次函数的近似使用了二次成分和三次成分作为高次成分。但所述近似还可使用四次或更高次成分。也可利用极坐标表示的函数系统来对单元曝光域中产生的变形进行近似。在这种情况下，利用级数展开例如泽尔尼克(Zernike)展开可表示所述光学系统的波前像差。
每个显微区域RM的基准位置要么是它的设计位置，要么是在形成显微区域RM后而在晶片处理前立即测量所得的它的实际位置。使用变形计算部件11通过函数对在晶片W的单元曝光域中产生的非线性变形的近似等价于通过函数对形成于晶片W的单元曝光域中的已有电路图案中产生的非线性变形的近似。
光学表面形状更改部件12的功能是通过更改投影光学系统PL的至少一个光学表面的形状来更改投影光学系统PL的像差。此后将以图4中示出的二次成像反射折射型投影光学系统PL为例来描述光学表面形状更改部件12的详细结构。图4中的投影光学系统PL包括反射折射型第一成像光学系统G1和折射型第二成像光学系统G2。第一成像光学系统G1形成掩模M的图案的中间影像。第二成像光学系统G2基于来自所述中间影像的光在晶片W上形成掩模图案的最终的缩小影像。
在从掩模M到第一成像光学系统G1的光路上设置有平面镜M1(可以是变形镜)。在从第一成像光学系统G1到第二成像光学系统G2的光路上安排有由变形镜构成的平面镜M2。平面镜M1的反射面被定位于掩模M的附近。平面镜M2的反射面被设置在形成中间影像的位置或被定位于形成中间影像的位置附近。如图5中所示，平面镜M1包括例如具有反射面的反射元件M1a和多个驱动元件M1b，所述驱动元件M1b以与反射元件M1a的反射面一致的二维方式挨个排列。同样地，平面镜M2包括具有反射面的反射元件M2a和多个驱动元件M2b，所述驱动元件M2b以与反射元件M2a的反射面一致的二维方式挨个排列。
除了平面镜M1和M2，光学表面形状更改部件12还包括由平面镜M1和M2共用的镜基底12a和独立地驱动多个驱动元件M1b和M2b的驱动部件12b。驱动部件12b基于由接收了变形计算部件11的输出的主控制系统7所提供的控制信号来独立地驱动驱动元件M1b和驱动元件M2b。驱动元件M1b和驱动元件M2b被连接到共用的镜基底12a。通过各自的推拉操作，驱动元件M1b和M2b将反射元件M1a和M2b的反射面的形状更改成期望的形状。
以这种方式，光学表面形状更改部件12更改了平面镜M1的反射面和平面镜M2的反射面中的至少任意一个反射面的形状，所述平面镜M1被设置在投影光学系统PL的物面附近，所述平面镜M2被设置在与投影光学系统PL的物面光学共轭的位置或该共轭位置附近。这样就更改了投影光学系统PL的像差状态并主动生成投影光学系统PL的失真。结果光学表面形状更改部件12就更改了曝光到晶片W的单元曝光域上的掩模图案影像(明暗图案)的形状。所述明暗图案的形状指的是在单元曝光域中的整体明暗图案的变形，即在单元曝光域中的明暗图案的失真。
图6是示意性地示出根据本发明实施例的曝光方法的曝光过程的流程图。为便于理解本发明，下面将假设掩模M的图案到晶片W的每个单元曝光域上的一次性曝光通过图1的曝光装置使用了根据本实施例的曝光方法。参照图6，在根据本实施例的曝光方法中，上面曝光了一个或更多电路图案且已经过晶片处理的晶片W被装载到Z载台2上(S11)。
如图7中所示，在步骤S11中执行的装载过程中，被装载到Z载台2上的晶片W的每个单元曝光域中，总共比如9个电路图案41被排列成X方向的三行和Y方向的三行，所述电路图案是例如大规模集成电路等功能元件。所述功能元件是作为单个独立电子器件工作的最小单元，即是单个芯片。然后相对于投影光学系统PL(和掩模M)对准晶片W(S12)。在步骤S12中执行的对准过程中，基于例如晶片W的外形信息根据需要驱动XY载台3。这样就关于投影光学系统PL预对准(粗略对准)了晶片W。
在对准过程S12中，使用例如图1中示出的位置检测系统10检测在晶片W上形成的多个晶片对准标记的位置，并基于该位置信息按照需要驱动XY载台3。这样就关于投影光学系统PL精细对准(精确对准)了晶片W。通过对准步骤S12，投影光学系统PL光学对准了上面形成有转印图案的掩模M和上面已经形成了电路图案的晶片W，并从而光学对准了在掩模M上的图案域和在晶片W上的单元曝光域。
然后，在根据本实施例的曝光方法中，在晶片W的至少一个单元曝光域ER中检测晶片的多个显微区域RM在面内方向上的位置(S13)。在位置检测过程S13中被检测的显微区域RM包括在单元曝光域ER中形成的已有电路图案的一部分，或更具体地，大规模集成电路图案41的一部分。如图8中所示，在每个大规模集成电路图案41的范围内，单元曝光域ER中的显微区域RM以预定的分布方式排列。
所述预定的分布方式指的是例如在电路图案41中大致上均匀地分布显微区域RM。所述预定的分布方式还可以指在电路图案41的外围部分中分布许多显微区域RM。通过在X方向和Y方向上把电路图案41均等划分为多个部分并在每个这样划分所得的部分中设置(或选择)单个显微区域RM可获得大致上均匀的分布。
取代上述均等划分，通过例如在X方向和Y方向上把电路图案41划分为多个部分，使得更接近电路图案41中心的那些部分的宽度大于更接近电路图案41外围部分的那些部分的宽度，在电路图案4的外围部分中可分布许多显微区域RM。在图8中，为了图示清楚，相对于每个大规模集成电路图案41的整体尺寸夸大了被选为位置检测标记的每个显微区域RM的尺寸。
优选地，随着作为位置检测标记的显微区域RM的数量增加，位置检测精确度特别是检测在单元曝光域中产生的高次变形的精确度越高。但是当显微区域RM太多时会花费较多检测时间。这将降低所述曝光装置的处理能力(生产率)。为达到高生产率和高检测精确度，优选地，至少要使用4个显微区域RM进行位置检测。若仅使用三个或更少显微区域RM，则在单元曝光域中产生的变形特别是高次变形就可能导致精确度不够。
大规模集成电路图案41通常包括许多周期性图案，例如“线条-间隙”图案。通过交替排列预定的线条图案(“线条”部分)和间隙图案(“间隙”部分)形成了“线条-间隙”图案，所述间隙图案的亮度不同于所述线条图案。因此，在周期性图案比如“线条-间隙”图案中，可以使用宽度相对较宽的矩形线条部分或宽度相对较宽的矩形间隙部分作为显微区域RM。在这种情况下，优选地，被选定作为显微区域RM的线条部分或间隙部分的宽度(较短边的尺寸)至少等于所采用的位置检测机构(位置检测系统)的分辨率的值。当所采用的基于成像装置的对准系统(位置检测系统)的数值孔径约为0.3且可用波长约为500纳米时，线条部分或间隙部分的宽度优选地至少是0.8微米。换句话说，可使用与在晶片上与其相邻的区域(广义概念的相邻区域不必非要与所述显微区域接触不可)在亮度方面显著不同的显微区域作为位置检测标记。所谓亮度指的是对所述区域或其周边区域成像所得影像的亮度(强度)分布状态，可使用例如检测波长在大约400纳米到800纳米范围内的光学显微镜来测量所述亮度。或者，当发射波长约为400纳米到800纳米的激光时，亮度可指反射光的强度分布，其随被照明区域及其周围区域的反射率的不同而不同。
通常经过在前的曝光工艺在晶片W上形成多层薄膜图案。例如，图8示出了有多个显微区域RM的电路图案的形状，其位于晶片W的多个薄膜图案中的预定一个中。更具体地，紧邻的前一次曝光工艺中形成的薄膜图案的形状可用于位置检测。或者，在晶片W上形成的已有薄膜图案中，用产生高对比度的材料形成的薄膜图案的形状可用于位置检测。
如图9中所示，取决于大规模集成电路的类型，电路图案41可包括具有相对较大节距的粗疏“线条-间隙”图案43和44，它们与具有相对较小节距的“线条-间隙”图案45和46交替布置。在这种情况下，例如可使用设置在粗疏“线条-间隙”图案43和44之间的“线条-间隙”图案45作为显微区域RM。或者可使用设置在细密“线条-间隙”图案45和46之间的粗疏“线条-间隙”图案44作为显微区域RM。优选地，被选为显微区域RM的细密“线条-间隙”图案45或粗疏“线条-间隙”图案44的宽度尺寸(节距方向的尺寸)Wp要大于或等于所采用的位置检测系统的分辨率。图9中示出的“线条-间隙”图案45可以包括宽度尺寸(节距方向的尺寸)小于或等于所采用的位置检测系统的分辨率的至少一个线条部分。在这种情况下，宽度小于或等于所采用的位置检测系统的分辨率的值的线条部分改变了被检测电路图案的密度。以这种方式也可以使用这种包括宽度小于或等于位置检测系统的分辨率的线条部分的“线条-间隙”图案45作为显微区域RM。
如图10所示，对于静态随机存储器(SRAM)或动态随机存储器(DRAM)，大规模集成电路图案41可包括矩阵式排列且彼此以细微间距隔开的多个存储单元组(例如每组128×128个单元)47。在这种情况下，可使用在相邻的两个存储单元组47之间形成的空白区域(其中没有电路图案形成的空白部分)作为显微区域RM。优选地，所述空白区域的宽度Ws宜大于或等于所采用的位置检测系统的分辨率。换句话说，可使用与其在晶片上的相邻区域(广义概念的相邻区域不必非要与所述显微区域接触不可)在图案密度方面显著不同的显微区域作为位置检测标记。在图10所示的例子中，空白区域的图案密度为0(空白区域没有图案)。或者还可使用图案密度与排列在其两边的存储单元组47相比较小的区域作为显微区域RM。
图7中在用来曝光电路图案41的掩模M的图案域(图中未示出)中已经形成了对应于9个大规模集成电路图案41的电路图案。为了选定用来作为位置检测标记的多个显微区域RM，在实行根据本实施例的曝光方法之前，从与单元曝光域ER中形成的图案相对应的掩模M的图案中可选出包括例如矩形图案部分(广义概念，包括图案中的间隙部分或在相邻的存储单元组之间的空白区域)的多个显微区域。在所述区域提取过程(区域指定过程)中，从与单元曝光域ER中形成的电路图案相对应的图案数据中提取作为位置检测标记的多个显微区域。
更具体地，在所述区域提取过程中所提取的显微区域RM是与单元曝光域ER中形成的一个或多个电路图案相对应的图案数据。所述图案数据可以是经由在先进行的任一光刻工艺形成的一个电路图案的设计数据，或者也可以是经由多个在先进行的光刻工艺形成的多个电路图案的设计数据。
现在再度参照图6，在位置检测过程S13中，驱动XY载台3使位置检测系统10的检测范围10f对准晶片W的特定的单元曝光域ER(S13a)。构成位置检测系统10的上述多个位置检测机构随后检测在单元曝光域ER中的上述多个显微区域RM在晶片面内方向上的位置(S13b)。通过数量上等于显微区域RM的数量的位置检测机构可同时(大致上同时)检测在单元曝光域ER中的所有显微区域RM的位置。或者，也可通过多次执行检测操作来检测所有显微区域RM的位置。
此外，在检测过程S13b中，在上述单元曝光域ER中的许多显微区域RM中选择的显微区域RM的位置可以通过数量上与被选定的显微区域RM的数量一致的位置检测结构同时检测，或者也可以分多次检测。必要时可使位置检测系统10的检测范围10f对准晶片W的另一单元曝光域ER，且可重复进行在其它单元曝光域ER中的多个显微区域RM的位置的位置检测操作(S13c)。
根据本实施例的曝光方法包括基于在位置检测过程S13中获得的位置信息来计算在晶片W的单元曝光域ER中产生的变形状态(S14)。在变形计算过程S14中，接收了位置检测系统10的检测结果的变形计算部件11计算在晶片W的所述多个单元曝光域ER中的每个显微区域RM相对于对应的基准位置的位置偏差量，并利用基于每个显微区域RM的位置偏差量的信息的函数来对单元曝光域ER中产生的非线性变形进行近似。在变形计算过程S14中，可以对已经进行了位置检测过程S13的每个单元曝光域计算变形状态。
这样，以预定分布方式包括在单元曝光域ER中的预定数量的显微区域RM的位置在位置检测过程S13中被例如使用多个位置检测机构同时检测。这使得在变形计算过程S14中能够快速且精确地测量(计算)单元曝光域ER中产生的非线性变形或大规模集成电路图案中产生的非线性变形。可对在晶片W上限定的多个单元曝光域ER执行位置检测过程S13。在这种情况下可省略上述对准过程S12。
根据本实施例的曝光方法包括基于在变形计算过程S14中获得的变形状态信息来按需要更改在晶片W上曝光的明暗图案的形状(S15)。当在例如晶片处理期间晶片W的单元曝光域ER已经发生了变形时，在该单元曝光域ER中形成的已有电路图案也发生变形从而与期望的设计图案有偏差。因此，当在所述单元曝光域ER中产生的变形状态超出它的允许范围时，在该单元曝光域ER中已有电路图案上曝光的新电路图案(明暗图案)和已有电路图案将不会达到较高的叠加精确度。
通过根据本实施例的曝光方法，在形状更改过程S15中，基于由主控制系统7提供的指令按需要更改平面镜M1和M2中的至少一个的反射面。这在投影光学系统PL中主动生成了例如预定的变形量。结果，根据该单元曝光域ER中已有电路图案的变形更改了在单元曝光域ER中将曝光的明暗图案的形状。
最后，根据本实施例的曝光方法包括对晶片W的每个单元曝光域ER重复进行投影曝光的过程(S16)。作为一般原则，在每个单元曝光域ER中曝光相同的电路图案。因此，当在每个单元曝光域ER中产生的变形对每个单元曝光域ER在晶片W上的位置没有显著依赖，而主要取决于每个单元曝光域ER中曝光的电路图案的特性(例如电路图案的面内密度分布)时，利用在变形计算过程S14中获得的在一个代表性单元曝光域中产生的变形状态来生成投影光学系统PL的期望像差。在这种状态下，对每个单元曝光域ER重复进行投影曝光。或者，在这种情况下，投影曝光过程S16可以对每个单元曝光域ER重复进行投影曝光，同时形状更改过程S15基于表示在变形计算过程S14中获得的多个单元曝光域中产生的变形状态的值的平均来维持投影光学系统PL的恒定的期望像差。
在每个单元曝光域ER中产生的变形取决于每个单元曝光域ER在晶片上的位置(例如取决于该单元曝光域ER在晶片W上是否位于中央、外围或别的位置)的情况下，在投影曝光过程S16中，基于在晶片W上不同位置的多个单元曝光域中的每个单元曝光域中产生的变形状态来按需要更改投影光学系统PL的像差，同时重复进行投影曝光。或者，在这种情况下，投影曝光过程S16可以对每个单元曝光域ER重复进行投影曝光，同时基于在晶片W的每个单元曝光域中产生的变形状态来针对每个单元曝光域调节投影光学系统PL的像差。
如上所述，在根据本实施例的曝光方法中，使用检测落在基本上等于晶片W的每个单元曝光域ER的范围内的多个位置的位置检测系统(位置检测机构)10，检测包括在单元曝光域ER中形成的已有电路图案的多个显微区域RM在晶片面内方向的位置。基于作为位置检测标记的多个显微区域RM上的位置信息(位置检测值)计算在每个单元曝光域ER中产生的变形状态，从而测得在该单元曝光域ER中形成的已有电路图案中产生的非线性变形。
因此，在本实施例中，根据单元曝光域ER中的已有电路图案的变形来更改曝光到单元曝光域上的明暗图案的形状。这样就提高了在晶片W上的已有电路图案和新曝光图案的叠加精确度。结果，根据本实施例的曝光方法允许基于以预定分布布置的预定数量的显微区域RM快速且精确地检测单元曝光域ER中产生的非线性变形，从而允许在晶片W上较高精确度地叠加图案。
在上述实施例中，通过检测多个显微区域RM(包括在单元曝光域ER中形成的已有电路图案)的晶片面内方向的位置来计算在单元曝光域ER中产生的变形状态。但是，除了检测上述多个显微区域的位置之外，可以通过检测在单元曝光域ER的街道线(或芯片之间的“分割空白”部分)中形成的多个位置检测标记PM的位置，或者通过检测在对应于单元曝光域中的功能元件的每个电路图案内的空白区域中形成的多个位置检测标记的位置，可以计算在单元曝光域中产生的变形状态。
在上述实施例中，以二维方式挨个排列的多个检测光学系统(32到34)和数量与检测光学系统的数量一样的多个光电检测器35一起构成上述多个位置检测机构。但本发明并不限定于这种方式，可以不同方式更改所述位置检测机构的数量、排列和结构。例如，如图11中所示，被共用来检测作为位置检测标记的多个显微区域的位置的单个公共检测光学系统51，和被设置在该公共检测光学系统51的检测范围(或用来产生令人满意的图像的视场)中和上方的多个成像装置(光电检测器)52一起可构成多个位置检测机构。所述公共检测光学系统51是公共检测镜筒部件的实例。成像装置52是检测部件的实例。虽然图11中示出的实例中使用了彼此独立的多个成像装置52，但是可使用单个成像装置的成像面的多个部分作为光电检测器，而不是上述多个独立成像装置52。图11中示出的实例的结构还可改变为包括多个公共检测光学系统51，或者另外还包括具有图2中所示结构的一个或多个位置检测结构。
或者，如图12中所示，被共用来检测作为位置检测标记的多个显微区域的位置的单个公共检测光学系统53，和由例如排列在一个方向上以利用公共检测光学系统53来检测光的多个成像装置54a构成的行传感器(光电检测器)54一起，可构成多个位置检测机构。在这种情况下，通过在连同XY载台3一起在与上述多个成像装置54a排列的方向垂直的方向上相对于公共检测光学系统53移动晶片W的同时执行扫描，来检测上述多个显微区域的位置。图12中示出的实例的结构可改变为包括多个公共检测光学系统53，包括在单个行传感器54中以二维方式挨个排列的多个成像装置54a，或者包括挨个排列的多个行传感器54。
虽然在上述实施例中使用了基于成像装置的位置检测机构，但是本发明不限于这种结构。可以以不同方式更改位置检测结构的检测方法。例如，可使用激光扫描型位置检测机构，通过利用狭缝状激光聚束光扫描位置检测标记并利用光电检测器检测位置检测标记散射的光，来检测由例如线条图案构成的位置检测标记的位置。或者，可使用光栅对准型位置检测机构，通过利用检测光照明位置检测标记并利用光电检测器检测该位置检测标记衍射的光，来测量由例如“线条-间隙”图案构成的位置检测标记的位置。所述检测光的波长不限于可见光波长范围或紫外波长范围，可以使用例如X射线等其它波长的光。另外，还可以采用使用电子束的成像型位置检测机构或者检测经由电子束照射生成的散射电子的电子束型位置检测机构。一个这样的实例是电子显微镜。
尽管光学表面形状更改部件12按需要更改由变形镜组成的平面镜M1和M2的反射面的形状，但是本发明并不限于这种结构。例如，光学表面形状更改部件12可使用不同于变形镜的适当装置按需要更改投影光学系统的光学表面的形状。在上述实施例中，光学表面形状更改部件12通过适当地更改平面镜M1或M2的反射面的形状来更改投影光学系统PL的像差和更改在晶片W上曝光的明暗图案的形状。但是，本发明不限于这种结构。通过更改设置在投影光学系统的物面附近的位置、与物面光学共轭的位置、该共轭位置附近的位置或投影光学系统的像面附近的位置的至少一个光学表面的形状，光学表面形状更改部件12可生成投影光学系统PL的预定失真量。作为在这种情况下的光学表面的另一实例，在上述每个位置可布置面平行的玻璃板。通过使每个面平行的玻璃板变形(或者使每个面平行玻璃板的表面变形)并利用每个面平行玻璃板的折射作用，可生成所述预定变形量。
以这种方式，通过更改投影光学系统的至少一个光学表面的形状，可更改投影光学系统的像差和在基片上曝光的明暗图案的形状。此外，也可通过更改投影光学系统的像差来更改在基片上曝光的明暗图案的形状。作为对更改投影光学系统的像差的补充或者替代，可通过更改掩模的图案表面的形状来更改在基片上曝光的明暗图案的形状。
虽然在上述实施例中，根据本发明的实施例被应用于在晶片W的每个单元曝光域中一次性曝光掩模M的图案的一次性曝光方法，但是本发明的应用不限于所述一次性曝光方法。根据本发明的实施例可被应用于在晶片W的每个单元曝光域中扫描曝光掩模M的图案的扫描曝光方法。在扫描曝光的情况下，可根据在扫描曝光期间所述基片的相对运动对在基片上曝光的明暗图案的形状进行更改。
虽然根据本发明的实施例被应用于使用上面形成有转印图案的掩模M的曝光方法，但是本发明的应用不限于使用掩模M的所述方法。本发明还可被应用于无掩模曝光。在这种无掩模的情况下，可使用基于预定电子数据而形成预定图案的可变形状掩模来取代通常的掩模。例如可使用基于预定电子数据而被驱动的反射型空间光调制器(例如数字微镜装置)作为可变形状掩模。例如在美国专利No.5523193中就描述了使用这种反射型空间光调制器的曝光设备。或者，可使用透射型空间光调制器或发光图像显示元件取代所述反射型空间光调制器。使用这种可变形状掩模的好处在于，通过处理向可变形状掩模输入的电子数据可以更改可变形状掩模上图案的形状，从而可以更改明暗图案的形状而不必使投影光学系统的预定表面变形。
通过组装包括了用来保持预定的机械精密度、电气精密度和光学精密度的上述组件的各种子系统来制造用来实施根据上述实施例的曝光方法的曝光设备。为了保持机械精密度、电气精密度和光学精密度，调节光学系统以获得要求的光学精密度，调节机械系统以获得要求的机械精密度，和调节电气系统以获得要求的电气精密度。将子系统组装到曝光设备中的过程包括子系统相互的机械连接、电路布线和压力管路的布置。在将子系统组装到曝光设备中的过程前执行子系统的组装过程。在将子系统组装到曝光设备中的过程完成之后，对所述设备进行全面调节以确保精密度。优选地，宜在环境例如温度和清洁度受控的干净室内制造所述曝光设备。
在根据上述实施例的曝光方法中，用照明部件照明掩模(光罩，掩模版)(照明过程)，用投影光学系统将在掩模上形成的转印图案曝光到光敏基片上(曝光过程)，以制造电子器件(包括半导体器件、成像器件、液晶显示器件和薄膜磁头)。现在将参照图13中示出的流程图来描述通过在例如是晶片的光敏基片上使用根据本实施例的曝光方法形成预定电路图案，来制造电子器件或特别是半导体器件的方法的实例。
在图13的步骤S301中，首先通过蒸镀法在第一批晶片上形成金属膜。在步骤S302中，在第一批中的每个晶片上形成的金属膜上施加光致抗蚀剂。在步骤S303中，根据本实施例的曝光方法，使用投影光学系统顺序地曝光和转印掩模上形成的图案的影像到第一批晶片的“照射区域”(shot-regions)上。在步骤S304中，使第一批中的每个晶片上形成的光致抗蚀剂显影。在步骤S305中，利用晶片上形成的抗蚀剂图案作为掩模来蚀刻第一批中的每个晶片。这样就在每个晶片的“照射区域”中形成了对应于掩模图案的电路图案。
然后，在结构上形成与更上层对应的电路图案以完成半导体器件或类似器件。通过上述半导体器件制造方法，可高生产率地制造有精细电路图案的半导体器件。在步骤S301到S305中，通过蒸镀法在晶片上淀积金属，在金属膜上施加抗蚀剂，并随后执行对抗蚀剂的曝光、显影和蚀刻的步骤。但是在上述步骤之前，可对晶片施加二氧化硅膜，并可随后在该二氧化硅膜上施加抗蚀剂，再执行对抗蚀剂的曝光、显影和蚀刻的步骤。
使用根据本实施例的曝光方法，通过在平板(玻璃基片)上形成预定图案(电路图案或电极图案)，可制造另一类型的电子器件，例如液晶显示器件。现在将参照图14中的流程图描述制造液晶显示器件的所述方法的实例。在图14中，在步骤S401中执行图案形成过程。在步骤S401中，使用根据本实施例的曝光方法转印和曝光掩模图案到光敏基片(例如覆有抗蚀剂的玻璃基片)上。换句话说，即执行光刻工艺。通过所述光刻工艺，在光敏基片上形成了包括例如许多电极的预定图案。然后，经由包括显影过程、蚀刻过程和抗蚀剂去除过程的多个过程在所述基片上形成预定图案。然后在步骤S402中执行滤色器形成过程。
在滤色器形成过程S402中，例如通过矩阵式排列由红色(R)点、绿色(G)点和蓝色(B)点组成的多个点组，或者通过在水平扫描线方向排列由红色条纹、绿色条纹和蓝色条纹组成的多组滤色器，来组成滤色器。滤色器形成过程S402之后，在步骤S403中执行单元装配过程。在步骤S403中，具有经图案形成过程S401获得的预定图案的基片和经滤色器形成过程S402获得的滤色器等被装配在一起组成液晶面板(液晶单元)。
在单元装配过程S403中，例如，在具有经图案形成过程S401获得的预定图案的基片和经滤色器形成过程S402获得的滤色器之间注入液晶以形成液晶面板(液晶单元)。在随后于步骤S404中执行的模块组装过程中，安装用来使组装好的液晶面板(液晶单元)能够执行显示操作的电路和其它组件包括背光以完成液晶显示器件。通过上述液晶显示器件的制造方法，可高生产率地制造具有精细电路图案的液晶显示器件。
本发明不应限于上述实施例，在不背离本发明的范围和精神的情况下可以有多种变型。此外，在这里可纳入于2007年4月27号以NaomasaShiraishi的名义提交的美国临时专利申请No.60/924061的内容作为根据本发明的实施例的一部分。
本发明不限于前述实施例，在不背离本发明的范围和精神的情况下对本发明的组件可以做出多种改变和更改。还可以按任意组合方式组装在上述实施例中公开的组件以实施本发明。例如在所述实施例中公开的所有组件中可以省略掉一些组件。此外可以适当地组合使用不同实施例中的组件。