《单数据线双向双电压通信接口电路.pdf》由会员分享，可在线阅读，更多相关《单数据线双向双电压通信接口电路.pdf（7页珍藏版）》请在专利查询网上搜索。
1、10申请公布号CN102339266A43申请公布日20120201CN102339266ACN102339266A21申请号201110333213222申请日20111028G06F13/4020060171申请人中国兵器工业集团第二一四研究所苏州研发中心地址215163江苏省苏州市高新区龙山路89号72发明人卢灿孙帮东吴力涛邓闯郁兆华74专利代理机构苏州创元专利商标事务所有限公司32103代理人孙仿卫54发明名称单数据线双向双电压通信接口电路57摘要本发明公开一种单数据线双向双电压通信接口电路，主要包括包括控制信号处理电路、数据发送驱动接口电路、数据接收驱动接口电路，控制信号处理电路由高。
2、速缓冲器组成，提高输出信号的驱动能力以及抗干扰能力；数据发送驱动接口电路主要包括实现PMOS管快速关断导通的栅极驱动电路以及发送数据开关电路组成；数据接收驱动接口电路主要包括读数据电路电源开关、读数据电平转换电路组成。本发明利用单数据线采用分时的方式实现数据的双向读写，发送和接收使用不同的高电平电压。本发明的特点在于构思巧妙，发送/接收接口电路设计简单，便于集成；特别适合无源低功耗模块的组网通信；具有广阔的应用前景。51INTCL19中华人民共和国国家知识产权局12发明专利申请权利要求书1页说明书3页附图2页CN102339279A1/1页21一种单数据线双向双电压通信接口电路，其在控制单元与。
3、外部系统之间利用单数据线采用分时的方式实现数据的发送、接收，该接口电路的特征在于包括控制信号处理电路、数据发送驱动接口电路、数据接收驱动接口电路，所述的控制信号处理电路包括一个双输入双输出的缓冲器，其双输入分别接至所述的控制单元的发送信号输出端和接收信号输出端，对应的所述的缓冲器的两个输出端分别驱动所述的数据发送驱动接口电路和所述的数据接收驱动接口电路，所述的数据发送驱动接口电路通过一个三极管和一个二极管组成对PMOS管的快速导通和关断的栅极驱动电路，从该PMOS管的漏极通过单数据线向外部系统发送数据，所述的数据接收驱动接口电路在对应的接收信号为低电平时，为单数据线提供高电平若外部系统使单数据。
4、线开路，则由该所述的数据接收驱动接口电路整形输出接收到的高电平数据；若外部系统为单数据线提供下拉电流，则由该所述的数据接收驱动接口电路整形输出接收到的低电平数据，所述的数据发送驱动接口电路与所述的数据接收驱动接口电路分别采用相互独立的两个供电电压。2根据权利要求1所述的单数据线双向双电压通信接口电路，其特征在于所述的数据发送驱动接口电路为电阻R1串接在所述的缓冲器上与所述的发送信号输入端相对应的输出端与NPN三极管Q1的基极之间，NPN三极管Q1的发射极通过电阻R2接至地端，NPN三极管Q1的集电极连接至NPN三极管Q2的基极，NPN三极管Q2的集电极连接至供电电源VIN，NPN三极管Q2的发。
5、射极连接至PMOS管V1的栅极，NPN三极管Q2的基极与集电极之间串接电阻R3，NPN三极管Q2的发射极向其基极连接二极管D1，NPN三极管Q1与二极管D1构成PMOS管V1的栅极驱动，PMOS管V1的源极连接至供电电源VIN，PMOS管V1的栅极与供电电源VIN之间串接电阻R4，PMOS管V1的漏极串接防反相整流二极管D2后接至所述的单数据线。3根据权利要求1所述的单数据线双向双电压通信接口电路，其特征在于所述的数据接收驱动接口电路为电阻R5串接在所述的缓冲器上与所述的接收信号输入端相对应的输出端与PNP三极管Q3的基极之间，PNP三极管Q3的发射极接至电源VDD，PNP三极管Q3的发射极与。
6、其基极之间串接电阻R6，PNP三极管Q3的集电极接至PNP三极管Q4的发射极，PNP三极管Q4的发射极与其基极之间串接电阻R7，PNP三极管Q4的基极串接电阻R8和防反相整流二极管D3后接至所述的单数据线，PNP三极管Q4的集电极通过电阻R9接至NPN三极管Q5的基极，NPN三极管Q5的集电极通过电阻R10接至供电电源VCC，NPN三极管Q5的发射极接至地端，NPN三极管Q5的集电极连接一个电平转换器后输出接收的数据。权利要求书CN102339266ACN102339279A1/3页3单数据线双向双电压通信接口电路技术领域0001本发明涉及一种双向通信接口电路，更具体地说，涉及一种单数据线双向。
7、双电压通信接口电路。背景技术0002目前应用的标准串行通信接口，数据的发送和接收需要独立的引线，读和写采用相同的标准电平，相互通信的两个设备必须具有独立的供电，这样也限制了其在无源模块组通信中的应用。发明内容0003本发明的目的是提供一种利用单数据线实现长距离与多个从系统实现双向数据读写操作的通信接口电路。0004为解决上述技术问题，本发明采用如下技术方案一种单数据线双向双电压通信接口电路，其在控制单元与外部系统之间利用单数据线采用分时的方式实现数据的发送、接收，该接口电路的特征在于包括控制信号处理电路、数据发送驱动接口电路、数据接收驱动接口电路，所述的控制信号处理电路包括一个双输入双输出的缓。
8、冲器，其双输入分别接至所述的控制单元的发送信号输出端和接收信号输出端，对应的所述的缓冲器的两个输出端分别驱动所述的数据发送驱动接口电路和所述的数据接收驱动接口电路，所述的数据发送驱动接口电路通过一个三极管和一个二极管组成对PMOS管的快速导通和关断的栅极驱动电路，从该PMOS管的漏极通过单数据线向外部系统发送数据，所述的数据接收驱动接口电路在对应的接收信号为低电平时，为单数据线提供高电平若外部系统使单数据线开路，则由该所述的数据接收驱动接口电路整形输出接收到的高电平数据；若外部系统为单数据线提供下拉电流，则由该所述的数据接收驱动接口电路整形输出接收到的低电平数据，所述的数据发送驱动接口电路与所。
9、述的数据接收驱动接口电路分别采用相互独立的两个供电电压。0005其中，所述的数据发送驱动接口电路为电阻R1串接在所述的缓冲器上与所述的发送信号输入端相对应的输出端与NPN三极管Q1的基极之间，NPN三极管Q1的发射极通过电阻R2接至地端，NPN三极管Q1的集电极连接至NPN三极管Q2的基极，NPN三极管Q2的集电极连接至供电电源VIN，NPN三极管Q2的发射极连接至PMOS管V1的栅极，NPN三极管Q2的基极与集电极之间串接电阻R3，NPN三极管Q2的发射极向其基极连接二极管D1，NPN三极管Q1与二极管D1构成PMOS管V1的栅极驱动，PMOS管V1的源极连接至供电电源VIN，PMOS管V1。
10、的栅极与供电电源VIN之间串接电阻R4，PMOS管V1的漏极串接防反相整流二极管D2后接至所述的单数据线。0006其中，所述的数据接收驱动接口电路为电阻R5串接在所述的缓冲器上与所述的说明书CN102339266ACN102339279A2/3页4接收信号输入端相对应的输出端与PNP三极管Q3的基极之间，PNP三极管Q3的发射极接至电源VDD，PNP三极管Q3的发射极与其基极之间串接电阻R6，PNP三极管Q3的集电极接至PNP三极管Q4的发射极，PNP三极管Q4的发射极与其基极之间串接电阻R7，PNP三极管Q4的基极串接电阻R8和防反相整流二极管D3后接至所述的单数据线，PNP三极管Q4的集电。
11、极通过电阻R9接至NPN三极管Q5的基极，NPN三极管Q5的集电极通过电阻R10接至供电电源VCC，NPN三极管Q5的发射极接至地端，NPN三极管Q5的集电极连接一个电平转换器后输出接收的数据。0007本发明的有益效果是本发明的通信接口电路利用单数据线采用分时的方式实现数据的双向读写，且在发送和接收数据时使用不同的高电平电压，本发明的发送数据接口驱动能力强，可发送高频、高电压、大驱动电流数据脉冲信号，利用被读系统使单数据线开路或提供下拉电流来实现数据的回读，本发明的电路结构简单、便于集成，适合无源低功耗模块的组网通信。附图说明0008附图1为本发明的单数据线双向双电压通信接口电路方框图；附图2。
12、为本发明的单数据线双向双电压通信接口电路中的数据发送驱动接口电路图；附图3为本发明的单数据线双向双电压通信接口电路中的数据接收驱动接口电路图。具体实施方式0009下面结合附图所示的实施例对本发明的技术方案作以下详细描述如附图1、附图2及附图3所示，本发明的单数据线双向双电压通信接口电路包括控制信号处理电路、数据发送驱动接口电路、数据接收驱动接口电路，控制信号处理电路包括一个双输入双输出的缓冲器N1，其双输入分别接至控制单元的发送信号输出端和接收信号输出端，对应的缓冲器N1的两个输出端分别驱动数据发送驱动接口电路和数据接收驱动接口电路，数据发送驱动接口电路通过一个三极管和一个二极管组成对PMOS。
13、管的快速导通和关断的栅极驱动电路，从该PMOS管的漏极通过单数据线向外部系统发送数据，数据接收驱动接口电路在对应的接收信号为低电平时，为单数据线提供高电平若外部系统使单数据线开路，则由该数据接收驱动接口电路整形输出接收到的高电平数据；若外部系统为单数据线提供下拉电流，则由该数据接收驱动接口电路整形输出接收到的低电平数据，数据发送驱动接口电路与数据接收驱动接口电路分别采用相互独立的两个供电电压，数据发送驱动接口电路为电阻R1串接在缓冲器N1上与发送信号输入端相对应的输出端与NPN三极管Q1的基极之间，NPN三极管Q1的发射极通过电阻R2接至地端，NPN三极管Q1的集电极连接至NPN三极管Q2的基。
14、极，NPN三极管Q2的集电极连接至供电电源VIN，NPN三极管Q2的发射极连接至PMOS管V1的栅极，NPN三极管Q2的基极与集电极之间串接电阻R3，NPN三极管Q2的发射极向其基极连接二极管D1，PMOS管V1的源极连接至供电电源VIN，PMOS管V1的栅极与供电电源VIN之间串接电阻R4，PMOS管V1的漏极串接防反相整流二极管D2后接至单数据线，数据接收驱动接口电路为电阻R5串接在缓冲器N1上与接收信号输入端相对应的输出端与PNP三极管Q3的基极之间，PNP三极管Q3的发射极接至电源VDD，PNP三极管Q3的发射极与其基极之间串接电阻R6，PNP三极管Q3的集电极接至PNP三极管Q4的说。
15、明书CN102339266ACN102339279A3/3页5发射极，PNP三极管Q4的发射极与其基极之间串接电阻R7，PNP三极管Q4的基极串接电阻R8和防反相整流二极管D3后接至单数据线，PNP三极管Q4的集电极通过电阻R9接至NPN三极管Q5的基极，NPN三极管Q5的集电极通过电阻R10接至供电电源VCC，NPN三极管Q5的发射极接至地端，NPN三极管Q5的集电极连接一个电平转换器N2后输出接收的数据。0010数据发送驱动接口电路的工作过程控制单元I/O口P1发送数据脉冲通过缓冲器N1驱动后控制NPN三极管Q1，当P1为高电平时，NPN三极管Q1导通，NPN三极管Q2关断，PMOS管V1。
16、导通，通过单数据线对外发送高电平信号；当P1为低电平时，NPN三极管Q1关断，NPN三极管Q2导通，PMOS管V1关断，通过单数据线对外发送低电平信号。该电路有如下特点1、由NPN三极管Q2、二极管D1组成了PMOS管V1快速导通和关断的栅极驱动电路,使发送的信号上升和下降沿变陡，便于高速信号传送；2、该电路保证了PMOS管V1栅源极之间压差为10V左右，确保PMOS管V1可靠工作；3、可以实现较高的高电平电压信号发送，可以传输大电流信号；4、在发送端口处串入防反相整流二极管D2，在设备内部实现发送和接收回路分开。0011数据接收驱动接口电路的工作过程控制单元I/O口P2发送低电平信号通过缓冲。
17、器N1驱动PNP三极管Q3，PNP三极管Q3导通给单数据线提供高电平VDD，当外接系统使单数据线开路，则PNP三极管Q4、NPN三极管Q5关断，P3为高电平，表示接收的数据为高电平；当外接系统给单数据线提供小下拉电流，则PNP三极管Q4、NPN三极管Q5导通，P3为低电平，表示接收的数据为低电平。该接口电路的设计特点1、通过给数据线提供高电平电压，从系统使数据线开路或提供下拉电流实现数据的回读；2、回读的信号为模拟信号，通过简单的电路实现了电平的转换，完成信号回读。0012本发明实现利用单根数据线采用分时的方式实现数据的双向读写，发送和接收使用不同的高电平电压。数据发送驱动接口电路可以实现较高。
18、电压作为发送数据的高电平电压，这样可以增加数据传输距离，驱动电路采用导通电阻很小的PMOS管作为开关电路，使得发送接口具有很强的驱动能力，使用栅极驱动，使得数据发送口具有很短的导通和截止时间，确保高速数据可靠发送。通过该方案设计的发送数据驱动接口电路能够发送高速、大电流、高压信号，保证长距离通信的可靠性。数据接收驱动接口电路通过开关管给单数据线提供读信号电平，在接收数据过程中，开关管一直导通，给单数据线提供高电平电压，通过从系统给单数据线提供下拉电流或使单数据线开路来实现数据的接收，接收到的数据通过电平转换整形后送入控制单元的I/O口，完成数据读取。0013由于上述技术方案运用，本发明具有显著。
19、的优点、本发明利用单根数据线采用分时的方式实现数据的双向读写；、本发明发送和接收数据时使用不同的高电平电压；、本发明发送数据接口驱动能力强，可发送高频、高电压、大驱动电流数据脉冲信号；、本发明利用被读系统使单数据线开路或提供下拉电流，来实现数据的回读；、本发明电路结构简单，便于集成；、本发明特别适合无源低功耗模块的组网通信。0014上述实施例只为说明本发明的技术构思及特点，其目的在于让熟悉此项技术的人士能够了解本发明的内容并据以实施，并不能以此限制本发明的保护范围。凡根据本发明精神所作的等效变化或修饰，都应涵盖在本发明的保护范围之内。说明书CN102339266ACN102339279A1/2页6图1图2说明书附图CN102339266ACN102339279A2/2页7图3说明书附图CN102339266A。