薄膜晶体管阵列基板的制造方法 【技术领域】
本发明涉及一种晶体管阵列基板的制造方法，特别是涉及一种利用两次光刻工艺制造的薄膜晶体管阵列基板的制造方法。
背景技术
在现有的平面显示器技术中，薄膜晶体管液晶显示器(thin film transistorliquid crystal display，TFT-LCD)是目前最被广泛使用的一种平面显示器，它主要包括薄膜晶体管阵列基板，彩色滤光基板和液晶层。其中，彩色滤光基板具有一彩色滤光片(color filter)以及一共同电极(common electrode)；阵列基板具有横向延伸的栅极线(gate line)、纵向延伸的源极线(source lines，或称数据线)、位于栅极线与源极线交叉处附近的当作是开关组件的薄膜晶体管(TFT)，以及由栅极线和源极线所定义的区域中的像素电极。每一薄膜晶体管具有一栅极、一源极和一漏极。栅极从栅极线延伸出来，而源极从源极线延伸出来。漏极通常是借助于一接触孔(contact hole)而电性连接像素电极。液晶显示器还包括垫部分(pad portions)。垫部分包含有多个栅极垫以及多个源极垫(或数据垫)，其中栅极垫用来提供信号电压至栅极线，而源极垫用来提供数据电压至源极线。这些栅极垫以及多个源极垫位于非显示区。
为了制造阵列基底，必须在阵列基板上重复进行例如是沉积、微影蚀刻等制程。然而在现有的阵列基底制程中，通常会使用4-5道的光掩膜数，因此有制造成本高以及制程复杂的缺点。若能有效地减少薄膜晶体管制程的光掩膜数，即降低薄膜晶体管组件制造的曝光制程次数，就可以减少制造时间、增加产能，进而降低制造成本且提升产品制造良率。
【发明内容】
本发明所要解决的技术问题是提供一种薄膜晶体管阵列基板的制造方法，减少工艺复杂性，降低成本。
本发明为解决上述技术问题而采用的技术方案是提供一种薄膜晶体管阵列基板的制造方法，包括以下步骤：
提供一基板，并在该基板上依次沉积第一金属层、栅绝缘层、非晶硅层、欧姆接触层和第二金属层，其后在金属表面上涂覆第一光刻胶层；
利用第一道多灰阶光罩刻蚀形成栅极线、栅极、断续的数据线、源极、漏极、沟道；
保留源极和漏极上方剩余第一光刻胶层，在该基板上继续沉积钝化层；
剥离去除剩余第一光刻胶层，一并去除其上的钝化层，裸露源极和漏极；
在该基板上继续沉积透明导电层，其后涂覆第二光刻胶层，利用第二道光罩刻蚀透明导电层形成像素电极和连接断续数据线的跨接电极。
上述薄膜晶体管阵列基板的制造方法中，所述利用第一道多灰阶光罩刻蚀形成栅极线、栅极、断续的数据线、源极、漏极和沟道、包括：
利用第一光罩形成第一光刻胶图案，其具有薄膜晶体管区和储存电容区，所述薄膜晶体管区包括源极区、沟道区和漏极区，其中覆盖储存电容区的光刻胶具有第三厚度，覆盖沟道区的光刻胶具有第二厚度，覆盖源极区和漏极区的光刻胶具有第一厚度，且第三厚度＜第二厚度＜第一厚度；
以该第一光刻胶图案为掩膜，刻蚀去除无光刻胶区的第二金属层、欧姆接触层、非晶硅层、栅极绝缘层及第一金属层，第一金属层上形成栅极线、栅极和储存电极，第二金属层上形成断续的数据线，所述数据线在和所述栅极线交汇处断开；
灰化去除第三厚度光刻胶层，同时减薄其它厚度的光刻胶层后，刻蚀去除储存电容区的第二金属层、欧姆接触层和非晶硅层；
灰化去除第二厚度光刻胶层，同时减薄第一厚度的光刻胶层后，刻蚀沟道区的第二金属层和欧姆接触层形成源极、沟道和漏极。
上述薄膜晶体管阵列基板的制造方法中，所述沉积透明导电层的方法包括通过溅射形成氧化铟锡层或氧化铟锌层。
上述薄膜晶体管阵列基板的制造方法中，所述第二道光罩为普通二灰阶光罩。
上述薄膜晶体管阵列基板的制造方法中，所述储存电容区保留的第一金属层、栅绝缘层和透明导电层薄膜形成储存电容。
本发明对比现有技术有如下的有益效果：本发明提供的薄膜晶体管阵列基板的制造方法，通过形成不同高度的第一光刻胶层，利用一道光罩形成栅极、源极、漏极和沟道，并利用剥离去除剩余钝化层裸露源极和漏极，将整个阵列基板制造过程降低至两道光罩，减少工艺复杂性，降低成本。
【附图说明】
图1为本发明的薄膜晶体管阵列基板的上视示意图；
图2A至图2I为本发明利用第一道光掩膜板的制造流程图；
图2A为本发明沉积第一金属层、栅绝缘层、有源层、欧姆接触层、第二金属层及涂覆光刻胶层后阵列基板的截面图；
图2B为采用第一道光罩进行掩膜、曝光和显影后得到的图案；
图2C为图2B中无光刻胶覆盖区域进行刻蚀后得到的图案；
图2D为光刻胶第一次减薄后得到的图案；
图2E为储存电容区进行刻蚀后得到的图案；
图2F为光刻胶第二次减薄后得到的图案；
图2G为薄膜晶体管沟道区进行刻蚀后得到的图案；
图2H为沉积钝化层后得到的图案；
图2I为剥离源漏极上的钝化层后得到的图案；
图3A至图3C为本发明利用第二道光掩膜板的制造流程图；
图3A为本发明沉积透明电极后像素的截面图；
图3B为本发明第二道普通光罩进行掩膜、曝光和显影后得到的图案；
图3C为刻蚀透明导电层后获得像素电极的图案。
图中：
1 基板 2、4 光掩膜板 3 光刻胶层
10 栅极线 11 TFT区 12 储存电容区
13 数据线 15 储存电极线
31、32、33、51 光刻胶图案
101 第一金属层 102 栅绝缘层 103 非晶硅层
104 欧姆接触层 105 第二金属层 108 钝化层
109 透明导电层 20 栅极 21 漏极
22 源极 23 像素电极 24 跨接电极
25 储存电极 26 沟道
【具体实施方式】
下面结合附图及典型实施例对本发明作进一步说明。
图1为本发明的薄膜晶体管像素地上视示意图，包括：栅极线10、薄膜晶体管区11、储存电容区12、储存电极线15和数据线13。图2和图3为本发明阵列基板各部分的制作流程图，即沿图1中A-A′线的截面图。
第一道光罩
首先，在阵列基板1(玻璃等)上依次沉积第一金属层101、栅绝缘层如氮化硅(SiNx)102、有源层如非晶硅(a-Si)103、欧姆接触层(n+a-Si)104、第二金属层105，之后形成一光刻胶层3于第二金属层105上，如图2A所示。
提供一具有四种不同光穿透率的光掩膜板2，对光刻胶3进行曝光显影。在每一像素中，此实施例的光掩膜板2具有多个第一透光区21a、21b、21c，第二透光区22a，第三透光区23a，和第四透光区24a、24b，其透光性依次减弱。另外光刻胶层3为正性光刻胶层。
显影后所产生的一图案化后光刻胶层31具有三种不同厚度，请同时参考图2B：
(1)在对应于储存电容区12的光刻胶具有第三厚度d3，对应于储存电容区12外围处的光刻胶完全去除；
(2)在对应于薄膜晶体管区11的沟道区处的光刻胶具有第二厚度d2，对应于源极/漏极区的光刻胶具有第一厚度d1；
且该第一厚度d1大于第二厚度d2大于第三厚度d3。
之后，如图2C所示，依次蚀刻无光刻胶区的第二金属层105、欧姆接触层104、非晶硅层103、栅极绝缘层102、及第一金属层101，形成栅极20，储存电极25和栅极线10。
然后，对光刻胶31进行灰化处理，灰化后得光刻胶图案32，如图2D所示。其中，对应于储存电容区12的光刻胶被完全移除，同时薄膜晶体管区11的光刻胶被减薄。
接着，对储存电容区12进行刻蚀，刻蚀储存电极25上的有源层、欧姆接触层和第二金属层，形成如图2E所示的图形。
再对光刻胶图案32进行灰化处理，灰化后得光刻胶图案33，如图2F所示。其中，对应于薄膜晶体管11沟道区的光刻胶被完全移除，其余部分的光刻胶被减薄。
然后，依次刻蚀掉薄膜晶体管沟道区的第二金属层105、欧姆接触层104，形成源极22、漏极21、沟道26和断续的数据线13，同时，保留源极与漏极上的光刻胶33，如图2G所示。
接着，保留源极与漏极上的光刻胶，继续沉积钝化层108，可以采用PECVD方法，钝化层材料可以为SiNx，或SiO2等，如图2H所示。
接着，采用liftoff(剥离)技术，去除源极22与漏极21上的光刻胶33，一并将其上的钝化层108去除。这样，就可以暴露出源极107与漏极106，如图2I所示。
第二道光罩
接着，在图2I图案上沉积透明导电层109于钝化硅层108上，透明导电层109可采用氧化铟锡(ITO)，如图3A所示。
请参见图3A，然后在透明导电层109上涂覆一层光刻胶(图未示)，采用第二道普通光掩膜板4，该光掩膜板只有两种不同的透光区域，41a与41b完全透光，42a完全不透光。该光掩膜板为普通光罩，相对于多灰阶光罩，具有价格便宜等优点。经曝光后，形成光刻胶图案51，如图3B所示。
最后，利用刻蚀工艺将未受光刻胶51保护的透明导电层刻蚀掉，形成如图3C所示的像素电极23和跨接电极24，请同时参见图1，跨接电极24将断续的数据线13相连。这样，保证数据线能正常提高数据信号，完成整个像素结构的制造过程。
虽然本发明已以较佳实施例揭示如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作些许的修改和完善，因此本发明的保护范围当以权利要求书所界定的为准。