模型基板的使用方法.pdf

1、10申请公布号CN102002681A43申请公布日20110406CN102002681ACN102002681A21申请号201010273812522申请日20100830200919794820090828JPC23C14/56200601C23C16/54200601H01L21/0220060171申请人东京毅力科创株式会社地址日本东京72发明人宫下哲也白坂贤治74专利代理机构北京尚诚知识产权代理有限公司11322代理人龙淳54发明名称模型基板的使用方法57摘要本发明提供一种在可抑制模型基板的翘曲的基板处理装置中的模型基板的使用方法。其包括下述工序对收纳于模型基板收纳部的多个模型基

2、板的每一个，基于在工艺室进行的工艺制法，通过计算机制作含有成膜的膜的种类和膜厚的成膜履历的工序；利用按照膜的种类使膜厚和由于成膜引起的基板的曲率变化相对应的曲率数据，基于该曲率数据和模型基板的上述成膜履历通过计算机求出该模型基板的曲率的工序；和基于含有所求出的模型基板的曲率、曲率数据、包含成膜处理的膜的种类及膜厚的工艺规程，制作向工艺室的输送规程以抑制模型基板的翘曲的工序。30优先权数据51INTCL19中华人民共和国国家知识产权局12发明专利申请权利要求书1页说明书12页附图10页CN102002693A1/1页21一种模型基板的使用方法，在将对基板进行成膜处理的多个工艺室与基板输送室连接的

3、基板处理装置中使用，其特征在于，包含从模型基板收纳部取出模型基板，经由所述基板输送室将其输入到工艺室内，进行成膜处理的工序；对收纳于所述模型基板收纳部的多个模型基板的每一个，基于在工艺室进行的工艺制法通过计算机制作成含有成膜的膜的种类和膜厚的成膜履历的工序；利用按照膜的种类使膜厚与成膜引起的基板的曲率变化相对应的曲率数据，基于该曲率数据和模型基板的所述成膜履历，通过计算机求出该模型基板的曲率的工序；和基于在上述工序求出的模型基板的曲率、曲率数据、包含在所述工艺室所预定的成膜处理的膜的种类及膜厚的工艺规程，制作该模型基板向工艺室的输送规程以抑制该模型基板的翘曲的工序。2一种模型基板的使用方法，在

4、将对基板进行成膜处理的多个工艺室与基板输送室连接的基板处理装置中使用，其特征在于，包含从模型基板收纳部取出模型基板，经由所述基板输送室将其输入到工艺室内，进行成膜处理的工序；将收纳于所述模型基板收纳部的多个模型基板输入到用于调整该模型基板的朝向的调整室内，通过翘曲检测器对所述多个模型基板的每一个求出曲率的工序；和基于在上述工序求出的模型基板的曲率、包含在所述工艺室所预定的成膜处理的膜的种类的工艺规程，制作该模型基板向工艺室的输送规程以抑制该模型基板的翘曲的工序。3如权利要求2所述的模型基板的使用方法，其特征在于，基于含有在各模型基板上成膜的膜的种类和膜厚的成膜履历、按照膜的种类使膜厚与由成膜引

5、起的基板的曲率变化相对应的曲率数据，通过计算机求出曲率，来代替将收纳于所述基板收纳部的多个模型基板输入到调整室，通过翘曲检测器对所述多个模型基板分别求出曲率。4如权利要求2或者3所述的模型基板的使用方法，其特征在于，所述工艺规程含有预定的成膜处理的膜的膜厚。5如权利要求14中任一项所述的模型基板的使用方法，其特征在于，所述模型基板的输送规程由操作员制作。6如权利要求5所述的模型基板的使用方法，其特征在于，曲率数据显示于计算机的显示部。7如权利要求14中任一项所述的模型基板的使用方法，其特征在于，模型基板的输送规程由计算机利用程序制作。权利要求书CN102002681ACN102002693A1

6、/12页3模型基板的使用方法技术领域0001本发明涉及基板处理装置中的模型基板的使用方法。背景技术0002在半导体装置的制造工序中，有时对基板例如晶片利用CVDCHEMICALVAPORDEPOSITION及PVDPHYSICALVAPORDEPOSITION进行成膜处理，这些处理例如在共用的输送室内使用具备多个成膜处理模块的系统即半导体制造装置进行。0003但是，在该半导体制造装置中，为了对作为制品的晶片称为制品晶片进行稳定的成膜处理，有时首先将试验用晶片即模型晶片输送到成模模块，对该模型晶片进行成膜处理。其后，将成批的该制品晶片输送到上述成模模块对该制品晶片进行成膜处理。这样，通过进行模型

7、晶片的运用，可在对制品晶片执行处理之前使构成模块的处理容器内的氛围稳定。这样，在对制品晶片进行处理之前，即使在开发阶段进行各种实验也使用模型晶片，通过对该模型晶片进行成膜处理而解析膜质及膜厚的面内分布，来进行成模模块的各参数的最佳值的决定及硬件的改善等。0004通过对模型晶片重复进行成膜处理，在其表面层叠膜。但是，当层叠膜时，因该膜的结晶性等的影响而对模型晶片施加应力，造成模型晶片的翘曲。虽然以周缘部比中央部高的方式发生的翘曲或者以中央部比周缘部高的方式发生的翘曲取决于成膜的膜的种类，但是，同一种膜的累积膜厚越大，则对模型晶片在同一方向施加的应力越大，翘曲量越大。0005这样，当模型晶片的翘曲

8、量变大时，变成在各模块中在吸附保持晶片的例如静电卡盘上不能均匀地吸附模型晶片的整个面。于是，在进行CVD的成模模块中成膜气体蔓延到模型晶片的背面，而在进行PVD的成膜模块中蔓延有从靶一供给的原子。这样，当模型晶片的背面蔓延有成膜气体、原子时，由于对其背面进行成膜，因而产生颗粒，或者造成静电卡盘的温度不稳定。其结果是，对制品晶片的处理产生影响或者有可能不能进行正常实验。另外，当翘曲的程度变大时，有时还在吸附时施加过大的力而造成模型晶片的破损。0006为了抑制在这样的静电卡盘上的吸附不良，通常对模型晶片设定使用次数限制值，对使用次数达到该限制值的予以废弃。该使用次数限制值通过测定将规定的膜连续层叠

9、于模型晶片时的翘曲量曲率的预先实验结果而决定的固定值。但是，当层叠与在该预先实验中成膜的膜不同的种类的膜、不同膜厚的膜，或者层叠多种类型的膜时，在模型晶片的使用次数达到其限制值时翘曲量反而变小，实际上可以进行更多次数的膜的成膜，但却将该模型晶片废弃。根据这样的情况，具备成膜模块的系统需求可抑制模型晶片的翘曲量的运用方法。另外，专利文献1记载了在装置启动后为了使该装置的处理稳定，使用模型晶片进行处理，或者出于对在制品晶片上成膜的膜进行试验的目的而对模型晶片进行成膜，但是没有记载上述问题及其解决方法。0007专利文献1日本特开平9143674段落0008、0013、0039说明书CN1020026

10、81ACN102002693A2/12页4发明内容0008本发明是鉴于这样的问题而设立的，其目的在于提供一种在可抑制模型基板的翘曲的基板处理中的模型基板的使用方法。0009本发明提供一种模型基板的使用方法，在将对基板进行成膜处理的多个工艺室与基板输送室连接的基板处理装置中使用，其特征在于，包含0010从模型基板收纳部取出模型基板，经由所述基板输送室将其输入到工艺室内，进行成膜处理的工序；0011对收纳于所述模型基板收纳部的多个模型基板每一个，基于在工艺室进行的工艺制法通过计算机制作成含有成膜的膜的种类和膜厚的成膜履历的工序；0012利用按照膜的种类使膜厚和成膜引起的基板的曲率变化对应的曲率数据

11、，基于该曲率数据和模型基板的所述成膜履历，通过计算机求出该模型基板的曲率的工序；和0013基于在所述工序求出的模型基板的曲率、曲率数据、包含在所述工艺室预定的成膜处理的膜的种类及膜厚的工艺规程，制作该模型基板向工艺室的输送规程以抑制该模型基板的翘曲的工序。0014另外，本发明另一方面提供一种模型基板的使用方法，在将对基板进行成膜处理的多个工艺室与基板输送室连接的基板处理装置中使用，其特征在于，包含0015从模型基板收纳部取出模型基板，经由所述基板输送室将其输入到工艺室内，进行成膜处理的工序；0016将收纳于所述模型基板收纳部的多个模型基板输入到用于调整该模型基板的朝向的调整室内，通过翘曲检测器

12、对所述多个模型基板的每一个求出曲率的工序；和0017基于在上述工序求出的模型基板的曲率、包含在所述工艺室预定的成膜处理的膜的种类的工艺规程，制作该模型基板向工艺室的输送规程以抑制该模型基板的翘曲的工序。该情况下，也可以基于含有在各模型基板上成膜的膜的种类和膜厚的成膜履历、按照膜的种类使膜厚和由成膜引起的基板的曲率变化相对应的曲率数据，通过计算机求出曲率，来代替将收纳于所述基板收纳部的多个模型基板输入到调整室，通过翘曲检测器对所述多个模型基板分别求出曲率。另外，所述工艺规程也可以含有预定的成膜处理的膜的膜厚。0018模型基板的输送规程例如由操作员制作，该情况下，曲率数据例如显示于计算机的显示部。

13、模型基板的输送规程也可以由计算机利用程序制作。0019根据本发明，基于模型基板的曲率、按照膜的种类使膜厚和由于成膜引起的基板的曲率变化相对应的曲率数据、含有在上述工艺室预定的成膜处理的膜的种类及膜厚的工艺规程，制作出该模型基板向工艺室的输送规程。因此，可抑制该模型基板的翘曲。另外，根据另一发明，可基于模型基板的曲率、含有在上述工艺室预定的成膜处理的膜的种类的工艺规程，制作出模型基板向工艺室的输送规程。因此，可抑制该模型基板的翘曲。这样，通过抑制翘曲，可防止发生模型基板不能被吸附于静电卡盘等载置台的缺陷。附图说明0020图1是在本发明中所使用的基板处理装置即半导体制造装置的平面图；0021图2是

14、表示因CU膜及TI膜的膜厚的变化而引起的晶片的曲率的实验结果的图表；说明书CN102002681ACN102002693A3/12页50022图3是表示晶片由于CU膜及TI膜而变化的情况的说明图；0023图4是设于上述半导体制造装置的成膜模块的纵切剖面图；0024图5是设于上述半导体制造装置的控制部的构成图；0025图6是表示向上述显示部的设定区域的输入例的说明图；0026图7是表示晶片的翘曲量变化的情况的工序图；0027图8是表示设于上述半导体制造装置的测定翘曲量的模块的纵切剖面图；0028图9是测定上述翘曲量的模块的横切平面图；0029图10是表示设于上述半导体制造装置的其它控制部的构成图

15、；0030图11是表示对晶片的成膜次数和晶片的半径的变化的关系的图表。0031符号说明0032C载体0033W晶片00341半导体制造装置003511第一输送室003612、13加载闭锁室003714第二输送室003816第一输送机构003917第二输送机构00402调整室00413、5成膜模块00426控制部004360制法设定部004463第一存储器004564程序004667输送模式设定部004768第二存储器004871显示部00498控制部005081、82存储器具体实施方式0051第一实施方式0052下面，说明本发明实施方式的基板处理装置中的模型基板的使用方法，首先，参照图1说明用

16、于该方法的基板处理装置即半导体制造装置1的构成。半导体制造装置1具备构成进行晶片W的加载、卸载的加载器模块的第一输送室11、加载闭锁室12、13、真空输送室模块即第二输送室14。在第一输送室11的正面设有收纳例如25个晶片W的载体C的载置台15。在此所说的晶片W只要不特别记载，是指在背景技术项所说明的模型晶片模型基板。在载体C上上下层叠排列有晶片W。输入到半导体制造装置1的晶片W是未使用的新品，设在该输入时晶片W未发生翘曲。说明书CN102002681ACN102002693A4/12页60053在第一输送室11的正面壁设置有连接上述载体C且设有与载体C的盖一起开闭的闸门GT。而且，与第二输送

17、室14气密连接有对晶片W进行CU铜的成膜的CU成膜模块3及对晶片W进行TI钛的成膜的TI成膜模块5。0054在此，说明本第一实施方式中的半导体制造装置1的处理的概要。图2的图表中的曲线为通过实验得到的数据，表示在多个晶片W分别成膜不同的膜厚的CU时的各晶片W的曲率变化翘曲量的变化及在多个晶片W上分别成膜不同的膜厚的TI时的各晶片W的曲率变化。如该图表上的数据所示，在成膜CU时、成膜TI时晶片W相互反向翘曲。在成膜CU时，以图3A所示的方式向下晶片W的中央部相对于周缘部位于下方翘曲，在成膜TI时，以图3B所示的方式向上晶片W的中央部相对于周缘部位于上方翘曲。另外，如根据该图2的图表表明，各膜累积

18、膜厚越大则晶片W的曲率变化越大。由于该曲率变化与施加于晶片W的应力相对应，因而各膜的累积膜厚越大则施加于晶片W的应力越大。0055因此，在未成膜的晶片W为平面未翘曲的状态的情况下，如果将施加曲率变化A的膜厚的CU膜和施加曲率变化A的膜厚的TI膜层叠于晶片W，则由双方的膜引起的曲率变化就成为AA0，CU膜、TI膜分别施加于晶片W的应力彼此抵消，如图3C所示，晶片W成为平面。利用该原理，在该半导体制造装置1中，如后所述，基于晶片W的曲率，由操作员执行设定为使晶片W形成为平面的输送路径的模式。另外，所谓晶片W的曲率是指将从表示于图3A的晶片W的中心部看到的周缘部的高度设为L1、将表示于图3C的平面时

19、的晶片W的直径设为L2时通过L1/L2求得的值。0056返回到图1，继续说明半导体制造装置1。在第一输送室11的侧面设有调整室2。调整室2如后述具备使晶片W绕铅直轴旋转的旋转驱动机构，其具有以形成于晶片W的周缘的槽口朝着规定的方向的方式调整该晶片W的朝向的功能。而且，将朝向被调整后的晶片W交接到设于第一输送室11的第一输送机构16的预定的位置，进行偏心的调整。在加载闭锁室12、13设有未图示的真空泵和漏泄阀，以可切换大气氛围和真空氛围的方式构成。即，由于第一输送室11及第二输送室14的氛围分别保持在大气氛围及真空氛围，因而加载闭锁室12、13用于在各个输送室间输送晶片W时调整氛围。另外，图中G

20、为将加载闭锁室12、13和第一输送室11或者第二输送室14之间、或者将第二输送室14和上述CU成膜模块3或者TI成膜模块5之间隔开的闸阀隔离阀。0057在第一输送室11及第二输送室14分别设有第一输送机构16及第二输送机构17。第一输送机构16为用于在载体C和加载闭锁室12、13之间及第一输送室11和调整室2之间进行晶片W的交接的多关节输送臂。第二输送机构17为用于在加载闭锁室12、13和CU成膜模块3及TI成膜模块5之间进行晶片W的交接的多关节输送臂。0058接着，说明CU成膜模块3。该CU成膜模块3为通过CVD形成CU膜的模块，具备处理容器30。在处理容器30内设有用于水平载置晶片W的载置

21、台31，该载置台31的表面作为对晶片W进行静电吸附保持的静电卡盘而构成。在载置台31内设有形成晶片W的调温装置的加热器31A。另外，在载置台31上还设有通过升降机构33升降自如的三个升降销32出于方便只图示了两个，经由该升降销32在上述第二输送机构17和载置台31之间进行晶片W的交接。0059在处理容器30的底部连接有排气管34的一端侧，在该排气管34的另一端侧经由压力控制阀35连接有真空泵36。压力控制阀35控制排气管34的排气传导，控制处理容器说明书CN102002681ACN102002693A5/12页730内的压力。另外，在处理容器30的侧壁形成有通过闸阀进行开闭的输送口37。006

22、0另外，在处理容器30的顶部以与载置台31对置的方式设有气体喷头41。气体喷头41具备气室42和供气孔43，供给到气室42的气体从供气孔43供给到处理容器30内。而且，在气室42经由供气孔43连接有包含阀门、质量流控制器及成膜气体的供给源等的成膜气体供给机构44。0061在成膜处理时，将处理容器30内排气到规定的压力，在对载置于载置台31的晶片W进行了加热的状态下，从成膜气体供给装置44将规定的成膜气体供给到该晶片W，对晶片W成膜CU。对于TI成膜模块5，除了供给到晶片W的成膜气体的种类不同之外，其它构成都与CU成膜模块3相同。0062然后，参照表示其构成的图5说明控制部6。控制部6例如由计算

23、机构成，具备总线61、CPU62、第一存储器63及程序64。在上述程序104中以从控制部6向半导体制造装置1的各部输送控制信号，并执行后述的各处理工序的方式编入命令各步骤。另外，例如在第一存储器63还具备写入处理温度、处理时间、各气体的供给量或者电力值等处理参数的值的区域，CPU执行程序64的各命令时读出这些处理参数，将与其参数值相对应的控制信号送向该半导体制造装置1的各部。该程序64也包含处理参数的输入操作、显示有关的程序例如存储于软盘、光盘、硬盘、MO光磁盘、存储卡等存储介质中并安装于控制部6的程序存储部65。图5中，60为制法设定部，其包含存储有对晶片W执行的成膜工艺的制法压力、温度等工

24、艺条件的时间系列组的存储器、选择成膜制法的画面。0063另外，66为晶片W的曲率数据，为使成膜制法的ID、用该制法进行处理时由各成膜模块进行成膜的膜的膜厚、晶片W的曲率变化相互对应的数据。另外，该曲率数据存储于存储器，但是为方便起见在曲率数据上添加了符号66。与各制法对应的膜厚及曲率变化的关系基于图2说明的实验结果来规定，从图2的图表的曲线看，是形成于晶片W的各膜的膜厚和曲率变化相互成比例，将该关系定义。例如，在成膜的CU的膜厚为15M、30M、45M时晶片W的曲率变化为0002M1、0004M1、0006M1，在成膜的TI的膜厚为18M、37M、55M时晶片W的曲率变化为0002M1、000

25、4M1、0006M1。0064图5中67为晶片W的输送模式设定部，用于选择正常输送模式和翘曲修正模式的任一个。所谓正常输送模式是指将保持于载体C的保持架的晶片W例如从上依次取出，并以按该顺序进行成膜处理的方式进行输送的模式。例如在两个成膜模块中，如果在成膜模块3、成膜模块5之间交互进行成膜处理，则是将晶片W1输入到成膜模块3，将下一个晶片W2输入到成膜模块5，将再下一个晶片W3输入到成膜模块3的输送模式。另外，所谓翘曲修正模式是指通过正常输送模式将晶片W输入到成膜模块执行处理，在规定的时刻根据由程序64求出的晶片W的翘曲量曲率由操作员设定输送路径的模式。具体而言，该输送模式设定部67具备选择输

26、送模式的显示画面、键盘及鼠标、用于执行正常输送模式的程序、执行翘曲修正模式的程序。翘曲修正模式的设定例如由操作员一边看着画面一边基于对各个晶片W的每一个设定成膜模块的输入顺序的画面来执行。0065另外，在总线61上连接有第二存储器68。在第二存储器68中相互对应地存储有晶片W的ID识别编号、成膜于晶片W的CU累积膜厚、成膜于晶片W的TI累积膜厚、晶片W的曲率。该晶片W的ID为，当载体C输入到半导体制造装置1时，程序64针对各载体C根据在该载体C内的晶片W的排列顺序进行分配的编号。另外，各晶片W从载体C输送后说明书CN102002681ACN102002693A6/12页8返回到同一载体C的同一

27、位置，不至于使分配的ID和晶片W的对应出现偏差。而且，如上述，由于晶片W在输入半导体制造装置1时为平面，因而存储于第二存储器68的晶片W的曲率为与CU的累积膜厚对应的曲率变化和与TI的累积膜厚对应的曲率变化的合计值。每次对晶片W进行成膜处理时，程序64都对存储于第二存储器68的CU的累积膜厚或者TI的累积膜厚及晶片W的曲率的值进行更新。006671为由液晶板等构成的显示部，显示有上述的曲率数据66等。另外，在图5中，将显示部71和输送模式设定部67分开表示，而在输送模式设定部中含有显示部71的画面的一部分。在显示部71上显示有存储于第二存储器68的各膜的累积膜厚和晶片W的曲率。0067然后，说

28、明在装置制造商使用半导体制造装置1进行装置性能的检测及改良的作业情况，说明含有模型晶片的使用方法的装置的运转。首先，将存储有多个晶片W的载体C输送到半导体制造装置1，载置于载置台15，与第一输送室11连接，接着，程序64对载体C内的各晶片W分配ID，这些晶片W的CU累积膜厚、TI累积膜厚及晶片W的曲率在第二存储器68中分别存储为零。0068另一方面，操作员通过输送模式设定部67将晶片W的输送模式设为正常输送模式，并且设定在各成膜模块3、5中的成膜处理的制法。该制法的设定通过选择画面中显示的制法的ID来进行。作为输送模式，通过设定正常输送模式而将晶片W按在载体C内的排列顺序从载体C搬出，例如以上

29、述方式在成膜模块3、5交互输送，在输送地的成膜模块接受处理之后，返回到载体C。当例如将载体C内的最后的晶片W搬出后，接着按顺序从最初从该载体C搬出的晶片W重复搬出。0069设定上述输送模式及制法之后，当操作员通过输送模式设定部67进行规定的处理时，将闸门GT及载体C的盖同时打开，通过第一输送机构16将载体C内的晶片W按其排列顺序搬入第一输送室11。然后，将晶片W输送到调整室2，在进行完其方向及偏心的调整之后，打开闸阀G将其输送到保持在大气氛围的加载闭锁室12。关闭闸阀G，调整该加载闭锁室12的压力，当室内成为真空氛围时，打开闸阀G，通过第二输送机构17将其搬入第二输送室14。0070接着，第二

30、输送机构17将晶片W交互输送到成膜模块3、5。被输送到CU成膜模块3的晶片W按设定的制法接受成膜处理，按与其制法对应的膜厚对CU膜进行成膜，引起与其膜厚相对应的曲率变化。而且，程序64将存储于第二存储器68的CU的累积膜厚及晶片W的曲率的数值从0更新为与上述制法对应的值。0071另外，被输送到TI成膜模块5的晶片W按设定的制法接受成膜处理，按与其制法对应的膜厚对TI膜进行成膜，而且按与其膜厚相对应的量使晶片W的曲率变化。程序64将存储于第二存储器68的TI累积膜厚的数值及晶片W的曲率的数值从0更新为所执行的制法相对应的值。这样，当对晶片W进行处理而将第二存储器68的数据更新时，显示部71的与其

31、对应的显示也发生变化。0072在各成膜模块的成膜处理后，晶片W通过第二输送机构17从该TI成膜模块5被取出，在将其输送到加载闭锁室13之后，通过第一输送机构16返回到载体C。返回到载体C的晶片W以上述的方式通过同样的路径被反复输送接受处理。而且，每次晶片W在CU成膜模块3接受处理时，都使与分别设定的制法相对应的膜厚的值及曲率变化的值与存储于第二存储器68的上述晶片W的CU累积膜厚的值及晶片W的曲率的值分别相加，更新这些说明书CN102002681ACN102002693A7/12页9CU累积膜厚的值及晶片W的曲率的值。0073另外，每次上述晶片W在TI成膜模块5接受处理时，都使与分别设定的制法

32、相对应的膜厚的值及曲率变化的值分别与存储于第二存储器68的TI累积膜厚的值及晶片W的曲率的值相加，更新这些TI累积膜厚的值及晶片W的曲率的值。而且，根据第二存储器68的数据的更新，显示部71的与其对应的显示也发生变化。0074当操作员按任意的时机通过输送模式设定部67执行规定的操作时，停止来自载体C的晶片W的输送，从载体C输送到半导体制造装置1的晶片W返回到载体C，停止正常输送模式。其后，操作员一边观察显示部71一边对曲率大的晶片W通过输送模式设定部67以进行翘曲修正模式的输送的方式进行设定。而且，与执行正常输送模式时一样，通过选择显示于画面的制法的ID而设定各成膜模块3、5中的成膜制法，并基

33、于显示于显示部71的曲率数据68所示的由该成膜制法引起的晶片W的曲率变化和上述曲率，决定向各成膜模块的搬入顺序。具体而言，以使因该设定的成膜制法引起的曲率变化和晶片W的曲率的合计为0或者大致为0的方式设定该搬入顺序。0075图6是表示设定了其成膜制法及搬入路径后的状态的显示板71所显示的一例。对表示于图6的晶片A1，以下述方式进行设定，即，以正常输送模式完成后的曲率为0011M1、在CU成膜模块3曲率变化为0041的制法NO2进行三次成膜处理之后，以在TI成膜模块5中曲率变化为0001M1的制法NOC1进行成膜处理。由此，晶片A1翘曲修正后的曲率成为0011000400040004000100

34、00M1。0076另外，对表示于图6的晶片A2，以下述方式进行设定，即，以正常输送模式完成后的曲率为0005M1、在TI成膜模块5中曲率变化为00061的制法NOC4进行成膜处理之后，以在CU成膜模块3中曲率变化为0001M1的制法NO4进行成膜处理。由此，晶片A2翘曲修正后的曲率成为0005000600010000M1。另外，对表示于图6的晶片A3，以下述方式设定，以正常输送模式完成后的曲率为0013M1、在TI成膜模块5中曲率变化为00061的制法NOC4进行两次成膜处理之后，以曲率变化为0001M1的制法NOC1进行成膜处理。由此，晶片A3翘曲修正后的曲率成为00130006000100

35、00M1。0077如上所述，设定了制法及输送路径之后，当操作员通过输送模式设定部67执行规定的操作时，只是对设定为执行翘曲修正并通过该翘曲修正模式进行输送的晶片W，按在载体C内的排列顺序从载体C搬出，通过与执行正常输送模式时同样的路径输送到第二输送室14。而且，对这样输送到第二输送室14的晶片W，按设定的顺序输送到成膜模块，按与设定的制法相对应的膜厚进行CU膜或者TI膜的成膜。在执行该翘曲修正时也和执行正常输送模式时同样，每次成膜处理时将存储于第二存储器68的CU及TI的累积膜厚及曲率变化更新，使显示部71的显示随其更新而发生变化。0078具体而言，参照图7说明表示于图6的晶片A1接受处理且其

36、曲率发生变化的情况。在图7中将执行翘曲修正模式前成膜的膜设为基底膜77表示，将通过翘曲修正模式成膜的CU膜、TI膜设为78、79来表示。晶片A1根据上述设定的输送路径并通过在此设定的制法NO2接受三次成膜处理，其曲率如图7A的状态图7B所示发生变化。示于图7B的晶片A1的曲率为00110004000400040001M1。0079其后，按照所设定的输送路径输送到TI成膜模块5，通过该TI成膜模块5中设定的上述的NOC1的制法接受成膜处理，成膜TI膜79。当对该TI膜79进行成膜时，此前层说明书CN102002681ACN102002693A8/12页10叠的TI膜对晶片W施加的应力、此前层叠的

37、CU膜对晶片A1施加的应力相互彼此抵消，如图7C所示使晶片A1成为平面。0080当这样设定的处理结束后，各晶片W通过与执行正常输送模式时同样的路径使晶片W返回到载体C。然后，操作员通过输送模式设定部67重新启动正常输送模式。0081根据上述的实施方式，可以防止发生翘曲量变大的晶片W不能被静电卡盘均匀地吸附的缺陷，消除这些成膜模块3、5的环境不稳定的缺陷及产生颗粒的缺陷。另外，由于可增加晶片W的重复使用次数，因而可节约晶片W的使用个数。因此，可实现半导体制造装置1的运用成本的削减。0082第一实施方式的变形例0083在上述第一实施方式中，对各晶片W管理CU、TI的累积膜厚，通过计算算出执行翘曲修

38、正前的晶片W的曲率。而且，作为第一实施方式的变形例，也可以如上述那样在进行了将晶片W自动在成膜模块3、5之间交互输送那样的正常输送模式之后，通过翘曲检测器测定晶片W的曲率，基于该测定结果由操作员如上进行设定晶片W的成膜处理的制法及输送路径而进行处理的翘曲修正模式。该晶片W的曲率的测定例如在调整室2进行。0084下面，分别参照其纵切剖面图、横切平面图即图8、图9来说明上述那样以可测定曲率的方式构成的调整室2。该调整室2具备用于载置晶片W的载置台21，上述载置台21通过旋转驱动机构22绕铅直轴可旋转。另外，在载置于载置台21上的晶片W的周缘部附近沿晶片W的周方向设有三基的光学传感器23。光学传感器

39、23由设于晶片W的周缘部上的发光部23A和设于其下方的受光部23B构成，发光部23A向受光部23B照射光。而且，受光部23B将表示入射的光的光量的信号输出到控制部6。0085另外，在调整室2内设有沿水平方向延伸的导轨24、和沿该导轨移动的移动部25。在移动部25设有以与导轨24正交的方式延伸的臂26，臂26的前端设有光学传感器27。光学传感器23、27构成翘曲检测器。移动部25在臂26的伸长方向经由该臂26使光学传感器27进行移动。光学传感器27具备向下方的晶片W照射光的发光部、和对被晶片W反射的光进行受光的受光部。0086以与第一实施方式的差异点为中心说明该第一实施方式的变形例的处理过程。例

40、如，当操作员与第一实施方式同样地在实施正常输送模式中执行规定的操作时，停止来自载体C的晶片W的输送。而且，从该载体C输送到半导体制造装置1的晶片W在上述的第一输送室11调整室2第一输送室11加载闭锁室12第二输送室14成膜模块3、5加载闭锁室13第一输送室11的输送路径的中途，朝向下游侧进行输送而暂时返回到载体C，停止正常输送模式。而且，返回到载体C的晶片W在载体C内例如从上按顺序取出，经由第一输送室11被输送到调整室2。控制部6当在载置台21上载置有晶片W时，通过旋转驱动机构22使晶片旋转约一周，在该期间，基于入射到受光部23B的光量的变化，计算出晶片W的半径和中心位置。而且，根据该计算出的

41、半径和例如存储于控制部6的第一存储器63的晶片W原来的半径，计算出晶片W的曲率的绝对值。另外，控制部6使光学传感器27位于晶片W的中心上，从其发光部照射光。控制部6基于光学传感器27的受光部所受光的光，检测光学传感器27和晶片W的中心部的距离。0087然后，控制部6基于检测到的晶片W的半径使光学传感器27位于晶片W的周缘部上，从其发光部照射光。控制部6基于光学传感器27的受光部所受光的光，检测光学传感说明书CN102002681ACN102002693A9/12页11器27和晶片W的周缘部的距离。而且，控制部6基于从光学传感器27到晶片W的中心部、周缘部的各自的距离检测晶片W翘曲的方向，根据该

42、翘曲的方向和上述曲率的绝对值决定晶片W的曲率。决定了该曲率后，晶片W从调整室2经由第一输送室11返回到载体C。曲率与上述的实施方式同样在显示部71对每个晶片W进行显示，操作员基于此来执行在各成膜模块中的制法的设定及翘曲修正模式的输送路径的设定。0088第二实施方式0089但是，在上述的第一实施方式中，在执行翘曲修正模式时，由操作员设定成膜模块的制法，再基于该制法由该操作员对各晶片W以使曲率成为0的方式设定输送路径，但是，也可以由程序自动设定输送路径。下面说明在每次执行第一实施方式中进行了说明的成膜时，基于曲率数据66运算晶片W的曲率，对第二存储器68的数据进行更新的半导体制造装置1中，以该方式

43、由程序自动设定输送路径之例。在该例中，作为与上述的装置的差异点，是在控制部6的第二存储器68中分别存储有作为决定晶片W的输送地的基准的曲率的第一阈值、第二阈值，第一阈值比第二阈值大。第一阈值及第二阈值为自由设定的参数，可在装置开始启动时或者按各个装置进行设定。0090在此，分别设第一阈值为00010M1、第二阈值为00002M1。首先，操作员在以上述的方式例如通过将晶片W交互且自动地输送的正常输送模式进行晶片W的输送之后，进行该正常输送模式的停止处理，分别设定在成膜模块3、5中进行的制法。而且，当操作员开始执行翘曲修正模式的处理时，载体C内的晶片W与执行正常输送模式时同样从配置于上方的晶片开始

44、按顺序经由上述的路径输送到第二输送室14。而且，程序64在将晶片W输送到第二输送室14之前，进行如下的判定，即，存储于第二存储器68的该晶片W的曲率是否超过00010M1第一阈值、是否为比00002M1第二阈值大00010M1以下的范围、是否为00002M1以下。0091在判定为晶片W的曲率超过00010M1的情况下，程序64将曲率超过第一阈值这一数据设为第一属性数据与其晶片W的ID相对应地写入第二存储器68。而且，程序64将晶片输送到TI成膜模块5使该晶片W接受成膜处理。由此，该晶片W向上述判定时的翘曲方向的反向翘曲。即，以曲率接近0或者朝向一侧的方式翘曲。0092在判定为晶片W的曲率处于比

45、00002M1大00010M1以下的范围的情况下，程序64将曲率处于这样的范围内这一数据设为第二属性数据与其晶片W的ID相对应地写入第二存储器68。而且，程序64将晶片W输送到CU成膜模块3而使该晶片W接受成膜处理。由此，该晶片W向上述判定时的翘曲方向的同向翘曲。即，曲率以在侧变大的方式翘曲。0093在判定为晶片W的曲率为00002M1以下的情况下，程序64将曲率为第二阈值以下这一数据设为第三属性数据与其晶片W的ID相对应地写入第二存储器68。而且，程序64将晶片W输送到CU成膜模块3执行成膜处理，以使该晶片W的曲率朝向侧或者以在侧变大的方式翘曲。0094在各成膜模块3、5处理后，晶片W经由上

46、述的路径从各成膜模块3、5返回到载体C。返回到载体C之后，反复将晶片W从载体C经由上述的路径向第二输送室14输送。而且，对带有第一属性数据的晶片W，由程序64判定晶片W的曲率是否为00002M1以下，在为00002M1以下的情况下，将其属性数据改写为第三属性数据，同时将晶片W输送到CU成说明书CN102002681ACN102002693A10/12页12膜模块3，并在此执行成膜处理。在不是00002M1以下的情况下，程序64不执行属性数据的改写而是将晶片W输送到TI成膜模块5执行成膜处理。0095而且，对在朝向第二输送室14的晶片W上带有第二属性数据的晶片，程序64判定晶片W的曲率是否为00

47、010M1以上。而且，在判定为是00010M1以上的情况下，将其属性数据改写为第一属性数据，将晶片W输送到TI成膜模块5。而且，在该TI成膜模块5执行成膜处理。另外，在判定为不是00010M1以上的情况下，程序64不进行属性数据的改写而是将晶片W输送到CU成膜模块3。而且，在该CU成膜模块3对上述晶片W进行成膜处理。0096另外，对在朝向第二输送室14的晶片W上带有第三属性数据的晶片，程序64判定晶片W的曲率是否为00002M1以上，在判定为是00002M1以上的情况下，将其属性数据改写为第二属性数据，并将晶片W输送到CU成膜模块3，并以此进行成膜处理。判定为不是00002M1以上的情况下，程

48、序64不进行属性数据的改写而是将晶片W输送到CU成膜模块3，并在此对上述晶片W进行成膜处理。0097使在各成膜模块3、5进行完处理的晶片W经由上述的路径返回到载体C。反复向第二输送室14输送，在根据属性数据和曲率分配到成膜模块3、5接受处理之后，返回到载体C。这样反复进行输送及成膜处理之后，当操作员进行输送停止处理时，停止各晶片W的输送，各晶片W返回到载体C，消除储存于各晶片W存储的属性数据。在该第二实施方式中，也可得到与第一实施方式同样的效果。0098在上述例中，在晶片W的曲率比第二阈值即00002M1低的情况下，反复对CU膜进行成膜直至晶片W的曲率超过第一阈值即00010M1，另外，在晶片

49、W的曲率比第一阈值即00010M1高的情况下，反复对TI膜进行成膜直至晶片W的曲率达到第二阈值即00002M1以下，而通过第一阈值、第二阈值的设定可以以每一次晶片W都向反方向翘曲的方式控制输送及成膜处理，进而可总是进行向翘曲小的晶片W的成膜处理。另外，判定为曲率是00002M1以下第二阈值的情况的输送路径不限于上述例而是任意的，例如，在晶片W的曲率为正的情况下也可以向TI成膜模块5输送，在晶片W的曲率为负的情况下也可以向CU成膜模块3输送。另外，在调整室2测定晶片的曲率的第一实施方式的变形例中，也可以如上所述由程序进行输送控制。0099第三实施方式0100然后，以与第一实施方式及第二实施方式的差异点为中心说明第三实施方式。在该第三实施方式中，作为半导体制造装置1，如在第一实施方式中的说明在调整室2测定晶片W的曲率。在该第三实施方式中，不利用规定了膜厚和曲率变化的曲率数据66进行输送控制。0101操作员预先设定在成膜模块3、5进行的制法。而且，当操作员开始进行处理时，将晶片W按在载体C内的排列顺序经由上述的路径输送到调整室2，测定其曲率。根据测定的结果，若曲率为，则由程序64将晶片W经由上述的路径输送到CU成膜模块3，若曲率为0或者为，则由程序64将晶片W经由上述的路径输送到TI成膜模块5。而且，在各成膜模块3、5分成膜CU膜、TI膜