时钟生成装置、电子设备、移动体及时钟生成方法.pdf

1、10申请公布号CN104079267A43申请公布日20141001CN104079267A21申请号201410105577922申请日20140320201306418620130326JPH03K3/0220060171申请人精工爱普生株式会社地址日本东京都72发明人鸟海裕一74专利代理机构北京三友知识产权代理有限公司11127代理人李辉于英慧54发明名称时钟生成装置、电子设备、移动体及时钟生成方法57摘要时钟生成装置、电子设备、移动体及时钟生成方法，可在不需要或简化生成时钟信号的振荡器、或振荡电路的频率变更机构的同时生成期望频率的时钟信号。时钟生成装置（1）被输入时钟信号（CK1）（3

2、2768KHZ（为零或正数），通过屏蔽时钟信号（CK1）具有的部分时钟脉冲，生成在每预定时间内具有预定数量的时钟脉冲的时钟信号（CK2）。30优先权数据51INTCL权利要求书3页说明书15页附图13页19中华人民共和国国家知识产权局12发明专利申请权利要求书3页说明书15页附图13页10申请公布号CN104079267ACN104079267A1/3页21一种时钟生成装置，其中，所述时钟生成装置被输入第1时钟信号，通过屏蔽所述第1时钟信号具有的部分时钟脉冲，生成在每预定时间内具有预定数量的时钟脉冲的第2时钟信号。2根据权利要求1所述的时钟生成装置，其中，该时钟生成装置包含时钟脉冲门部，其以不

3、使所述部分时钟脉冲传播的方式对该部分时钟脉冲进行屏蔽，生成所述第2时钟信号；频率测定部，其将第3时钟信号作为基准来测定所述第1时钟信号与所述第2时钟信号的频率比；以及屏蔽信号生成部，其假设所述频率测定部的测定结果与所述第1时钟信号的时钟脉冲的屏蔽数相等，并根据该测定结果，生成控制所述时钟脉冲门部的屏蔽定时的屏蔽信号。3根据权利要求2所述的时钟生成装置，其中，所述频率测定部通过对与所述第1时钟信号的给定时钟脉冲数对应的时间内所包含的所述第3时钟信号的时钟脉冲数进行递减计数，测定给定的基准值与测定结果的计数值之差作为所述屏蔽数。4根据权利要求3所述的时钟生成装置，其中，所述屏蔽信号生成部包含与所述

4、第1时钟信号同步地动作的累加器，在设所述累加器的输入信号值和输出信号值分别为YI和YI1、并设所述基准值和所述屏蔽数分别为F和K时，YI是YI1K除以F而得的余数，所述屏蔽信号是将YI1KF的时刻设为所述屏蔽定时的信号。5根据权利要求24中的任意一项所述的时钟生成装置，其中，该时钟生成装置还包含振荡电路，其产生所述第1时钟信号，能够进行频率调整；以及频率调整部，其在所述第1时钟信号的频率低于预定频率的情况下，以所述第1时钟信号的频率变为该预定频率以上的方式对所述振荡电路的频率进行调整。6根据权利要求24中的任意一项所述的时钟生成装置，其中，将所述时钟脉冲门部设为第1时钟脉冲门部，将所述屏蔽信号

5、生成部设为第1屏蔽信号生成部，将所述屏蔽信号设为第1屏蔽信号，所述时钟生成装置还包含第1电源端子，其被提供第1电源电压；分频电路，在向所述第1电源端子提供了所述第1电源电压时，所述分频电路被输入所述第3时钟信号，以预定的分频比对所述第3时钟信号进行分频而生成第4时钟信号；第2时钟脉冲门部，其以不使所述第4时钟信号具有的部分时钟脉冲传播的方式对该部分时钟脉冲进行屏蔽，从而生成第5时钟信号；第2屏蔽信号生成部，其根据所述第4时钟信号的每预定的时钟脉冲数中预定的屏蔽数的信息，生成控制所述第2时钟脉冲门部的屏蔽定时的第2屏蔽信号；时钟选择部，在向所述第1电源端子提供了所述第1电源电压时，所述时钟选择部

6、选择所述第5时钟信号，在未向第1电源端子提供所述第1电源电压时，所述时钟选择部选择所述第2时钟信号；以及权利要求书CN104079267A2/3页3输出端子，其用于将所述时钟选择部所选择的时钟信号输出到外部。7根据权利要求6所述的时钟生成装置，其中，将所述累加器设为第1累加器，所述第2屏蔽信号生成部包含与所述第4时钟信号同步地动作的第2累加器，在设所述第2累加器的输入信号值和输出信号值分别为ZI和ZI1、并设所述预定的时钟脉冲数和所述预定的屏蔽数分别为G和L时，ZI是ZI1L除以G而得的余数，所述第2屏蔽信号是将ZI1LG的时刻设为所述屏蔽定时的信号。8根据权利要求6所述的时钟生成装置，其中，

7、该时钟生成装置还包含第2电源端子，其被提供第2电源电压；以及计数器，其对所述第2时钟信号的时钟脉冲数进行计数，在向所述第2电源端子提供了所述第2电源电压时，所述频率测定部每当所述计数器的计数值变为预定值时被输入所述第3时钟信号来测定所述第1时钟信号的频率。9根据权利要求1所述的时钟生成装置，其中，该时钟生成装置包含分频电路，其以预定的分频比对第3时钟信号进行分频而生成所述第1时钟信号；时钟脉冲门部，其以不使所述第1时钟信号具有的部分时钟脉冲传播的方式对该部分时钟脉冲进行屏蔽，生成所述第2时钟信号；以及屏蔽信号生成部，其根据所述第1时钟信号的每预定的时钟脉冲数中预定的屏蔽数的信息，生成控制所述时

8、钟脉冲门部的屏蔽定时的屏蔽信号。10根据权利要求9所述的时钟生成装置，其中，所述屏蔽信号生成部包含与所述第1时钟信号同步地动作的累加器，在设所述累加器的输入信号值和输出信号值分别为ZI和ZI1、并设所述预定的时钟脉冲数和所述预定的屏蔽数分别为G和L时，ZI是ZI1L除以G而得的余数，所述屏蔽信号是将ZI1LG的时刻设为所述屏蔽定时的信号。11一种电子设备，其中，该电子设备包含权利要求14中的任意一项所述的时钟生成装置。12根据权利要求11所述的电子设备，其中，所述电子设备还包含与所述时钟生成装置输出的所述第2时钟信号同步地生成时刻信息的实时时钟装置。13一种移动体，其中，该移动体包含权利要求1

9、4中的任意一项所述的时钟生成装置。14一种时钟生成方法，根据第1时钟信号生成在每预定时间内具有预定数量的时钟脉冲的第2时钟信号，其中，该时钟生成方法包含以下步骤将第3时钟信号作为基准来测定所述第1时钟信号与所述第2时钟信号的频率比；假设所述频率比的测定结果与所述第1时钟信号的时钟脉冲的屏蔽数相等，并根据该测定结果生成屏蔽信号；以及根据所述屏蔽信号，以不使所述第1时钟信号具有的部分时钟脉冲传播的方式对该部分时钟脉冲进行屏蔽，生成所述第2时钟信号。15根据权利要求14所述的时钟生成方法，其中，权利要求书CN104079267A3/3页4在测定所述频率比的步骤中，通过对与所述第1时钟信号的给定时钟脉

10、冲数对应的时间内所包含的所述第3时钟信号的时钟脉冲数进行递减计数，测定给定的基准值与所述时钟脉冲数的计数值之差作为所述屏蔽数，在生成所述屏蔽信号的步骤中，使用与所述第1时钟信号同步地动作的累加器，在设该累加器的输入信号值和输出信号值分别为YI和YI1、并设所述基准值和所述屏蔽数分别为F和K时，YI是YI1K除以F时的余数，在YI1KF时生成所述屏蔽信号。权利要求书CN104079267A1/15页5时钟生成装置、电子设备、移动体及时钟生成方法技术领域0001本发明涉及时钟生成装置、电子设备、移动体以及时钟生成方法。背景技术0002实时时钟（RTCREALTIMECLOCK）被组装到个人计算机（

11、PC）等各种各样的电子设备。RTC的时钟的产生源一般采用32768KHZ振荡的石英振子。但是，32768KHZ的石英振子的振荡频率容易根据温度而发生变化，因此例如在计费系统用的RTC等、要求更高精度的振荡频率的情况下，需要在时钟生成用IC的内部设置石英振子的温度补偿电路，从而引起IC的成本上升。0003与此相对，在面向PC时，还存在如下的PC在时钟生成用IC中设置未被温度补偿的低精度的32768KHZ振荡电路，参照处于系统上的另一高精度的高速时钟校正该振荡电路的频率（专利文献1）。0004【专利文献1】美国专利第8183937号0005但是，专利文献1所记载的校正方法调整IC内置的32768K

12、HZ振荡电路的振荡频率，调整用电路的电路规模增大，仍会引起IC的成本上升。发明内容0006本发明正是鉴于以上问题点而完成的，根据本发明的几个方式，能够提供一种可在不需要或简化生成时钟信号的振荡器、或振荡电路的频率变更机构的同时生成期望频率的时钟信号的时钟生成装置、电子设备、移动体以及时钟生成方法。0007本发明正是为了解决上述课题中的至少一部分而完成的，可作为以下方式或应用例来实现。0008应用例10009本应用例的时钟生成装置被输入第1时钟信号，通过屏蔽所述第1时钟信号具有的部分时钟脉冲，生成在每预定时间内具有预定数量的时钟脉冲的第2时钟信号。0010根据本应用例的时钟生成装置，能够通过屏蔽

13、第1时钟信号的部分时钟脉冲，在不需要或简化振荡器、或振荡电路的频率变更机构的同时生成期望频率（期望的平均频率）的第2时钟信号。0011应用例20012上述应用例的时钟生成装置可以包含时钟脉冲门部，其以不使所述部分时钟脉冲传播的方式对该部分时钟脉冲进行屏蔽，生成所述第2时钟信号；频率测定部，其将第3时钟信号作为基准来测定所述第1时钟信号与所述第2时钟信号的频率比；以及屏蔽信号生成部，其假设所述频率测定部的测定结果与所述第1时钟信号的时钟脉冲的屏蔽数相等，并根据该测定结果，生成控制所述时钟脉冲门部的屏蔽定时的屏蔽信号。0013根据本应用例的时钟生成装置，参照了第3时钟信号的第1时钟信号的测定结果与

14、屏蔽数相等，且不包含在计算屏蔽数时产生的误差，因此能够生成与第3时钟信号的频说明书CN104079267A2/15页6率精度对应的频率精度的第2时钟信号。0014应用例30015在上述应用例的时钟生成装置中，可以是所述频率测定部通过对与所述第1时钟信号的给定时钟脉冲数对应的时间内所包含的所述第3时钟信号的时钟脉冲数进行递减计数，测定给定的基准值与测定结果的计数值之差作为所述屏蔽数。0016根据本应用例的时钟生成装置，能够以简单的结构计算第1时钟信号的屏蔽数，并且能够有效缩短根据第3时钟信号的频率测定第1时钟信号的频率的时间。0017应用例40018在上述应用例的时钟生成装置中，可以是所述屏蔽信

15、号生成部包含与所述第1时钟信号同步地动作的累加器，在设所述累加器的输入信号值和输出信号值分别为YI和YI1、并设所述基准值和所述屏蔽数分别为F和K时，YI是YI1K除以F而得的余数，所述屏蔽信号是将YI1KF的时刻设为所述屏蔽定时的信号。0019根据本应用例的时钟生成装置，能够使得结构简单，同时生成使屏蔽第1时钟信号的时钟脉冲的定时尽可能地均匀分散而得的第2时钟信号。0020应用例50021上述应用例的时钟生成装置还可以包含振荡电路，其产生所述第1时钟信号，能够进行频率调整；以及频率调整部，其在所述第1时钟信号的频率低于预定频率的情况下，以所述第1时钟信号的频率变为该预定的频率以上的方式对所述

16、振荡电路的频率进行调整。0022根据本应用例的时钟生成装置，即使在第1时钟信号的频率低于预定频率的情况下，也能够通过将第1时钟信号的频率设为预定频率以上，屏蔽第1时钟信号的部分时钟脉冲而生成第2时钟信号。0023应用例60024上述应用例的时钟生成装置可以将所述时钟脉冲门部设为第1时钟脉冲门部，将所述屏蔽信号生成部设为第1屏蔽信号生成部，将所述屏蔽信号设为第1屏蔽信号，所述时钟生成装置还包含第1电源端子，其被提供第1电源电压；分频电路，在向所述第1电源端子提供了所述第1电源电压时，所述分频电路被输入所述第3时钟信号，以预定的分频比对所述第3时钟信号进行分频而生成第4时钟信号；第2时钟脉冲门部，

17、其以不使所述第4时钟信号具有的部分时钟脉冲传播的方式对该部分时钟脉冲进行屏蔽，从而生成第5时钟信号；第2屏蔽信号生成部，其根据所述第4时钟信号的每预定的时钟脉冲数中预定的屏蔽数的信息，生成控制所述第2时钟脉冲门部的屏蔽定时的第2屏蔽信号；时钟选择部，在向所述第1电源端子提供了所述第1电源电压时，所述时钟选择部选择所述第5时钟信号，在未向第1电源端子提供所述第1电源电压时，所述时钟选择部选择所述第2时钟信号；以及输出端子，其用于将所述时钟选择部所选择的时钟信号输出到外部。0025根据本应用例的时钟生成装置，能够在提供了第1电源电压时输出屏蔽了对第3时钟信号进行分频后的第4时钟信号的部分时钟脉冲而

18、得的第5时钟信号，在未提供第1电源电压时输出第2时钟信号。即，根据本应用例的时钟生成装置，能够根据是否提供了第1电源电压对待输出的时钟信号进行切换。0026应用例7说明书CN104079267A3/15页70027在上述应用例的时钟生成装置中，可以将所述累加器设为第1累加器，所述第2屏蔽信号生成部包含与所述第4时钟信号同步地动作的第2累加器，在设所述第2累加器的输入信号值和输出信号值分别为ZI和ZI1、并设所述预定的时钟脉冲数和所述预定的屏蔽数分别为G和L时，ZI是ZI1L除以G而得的余数，所述第2屏蔽信号是将ZI1LG的时刻设为所述屏蔽定时的信号。0028根据本应用例的时钟生成装置，能够使得

19、结构简单，同时生成使屏蔽第4时钟信号的时钟脉冲的定时尽可能地均匀分散而得的第5时钟信号。0029应用例80030上述应用例的时钟生成装置可以还包含第2电源端子，其被提供第2电源电压；以及计数器，其对所述第2时钟信号的时钟脉冲数进行计数，在向所述第2电源端子提供了所述第2电源电压时，所述频率测定部每当所述计数器的计数值变为预定值时被输入所述第3时钟信号来测定所述第1时钟信号的频率。0031根据本应用例的时钟生成装置，在提供了第2电源电压时，间歇地测定第1时钟信号的频率，因此不论第1电源电压的供给何时停止，都能够使用最接近的测定结果，迅速生成对第1时钟信号适当进行频率校正后的第2时钟信号。并且，即

20、使在第1电源电压的供给停止后，也间歇地测定第1时钟信号的频率，因此能够在削减功耗的同时，减少环境变化引起的第1时钟信号的频率变动的影响而持续生成大致恒定频率的第2时钟信号。0032应用例90033上述应用例的时钟生成装置可以包含分频电路，其以预定的分频比对第3时钟信号进行分频而生成所述第1时钟信号；时钟脉冲门部，其以不使所述第1时钟信号具有的部分时钟脉冲传播的方式对该部分时钟脉冲进行屏蔽，从而生成所述第2时钟信号；以及屏蔽信号生成部，其根据所述第1时钟信号的每预定的时钟脉冲数中预定的屏蔽数的信息，生成控制所述时钟脉冲门部的屏蔽定时的屏蔽信号。0034根据本应用例的时钟生成装置，能够以屏蔽对第3

21、时钟信号进行分频后的第1时钟信号的部分时钟脉冲的简单结构生成第2时钟信号。0035应用例100036在上述应用例的时钟生成装置中，可以是所述屏蔽信号生成部包含与所述第1时钟信号同步地动作的累加器，在设所述累加器的输入信号值和输出信号值分别为ZI和ZI1、并设所述预定的时钟脉冲数和所述预定的屏蔽数分别为G和L时，ZI是ZI1L除以G而得的余数，所述屏蔽信号是将ZI1LG的时刻设为所述屏蔽定时的信号。0037根据本应用例的时钟生成装置，能够使得结构简单，同时生成使屏蔽第1时钟信号的时钟脉冲的定时尽可能地均匀分散而得的第2时钟信号。0038应用例110039本应用例的电子设备包含上述任意一个时钟生成

22、装置。0040应用例120041上述应用例的电子设备可以还包含与所述时钟生成装置输出的所述第2时钟信号同步地生成时刻信息的实时时钟装置。0042应用例13说明书CN104079267A4/15页80043本应用例的移动体包含上述任意一个时钟生成装置。0044应用例140045本应用例的时钟生成方法根据第1时钟信号生成在每预定时间内具有预定数量的时钟脉冲的第2时钟信号，其中，该时钟生成方法包含以下步骤将第3时钟信号作为基准来测定所述第1时钟信号与所述第2时钟信号的频率比；假设所述频率比的测定结果与所述第1时钟信号的时钟脉冲的屏蔽数相等，并根据该测定结果生成屏蔽信号；以及根据所述屏蔽信号，以不使所

23、述第1时钟信号具有的部分时钟脉冲传播的方式对该部分时钟脉冲进行屏蔽，生成所述第2时钟信号。0046应用例150047在上述应用例的时钟生成方法中，可以是在测定所述频率比的步骤中，通过对与所述第1时钟信号的给定时钟脉冲数对应的时间内所包含的所述第3时钟信号的时钟脉冲数进行递减计数，测定给定的基准值与所述时钟脉冲数的计数值之差作为所述屏蔽数，在生成所述屏蔽信号的步骤中，使用与所述第1时钟信号同步地动作的累加器，在设该累加器的输入信号值和输出信号值分别为YI和YI1、并设所述基准值和所述屏蔽数分别为F和K时，YI是YI1K除以F而得的余数，在YI1KF时生成所述屏蔽信号。附图说明0048图1是示出第

24、1实施方式的时钟生成装置的结构例的图。0049图2是示出第1实施方式中的频率测定部10的结构例的图。0050图3是频率测定部10的输出信号值与屏蔽数之间的关系的说明图。0051图4是示出测定时间、基准值、25MHZ的计数值、屏蔽数、校正时间以及校正精度之间的关系的一例的图。0052图5是示出屏蔽信号生成部11的结构例的图。0053图6是示出屏蔽信号生成部11的动作的时序图的一例的图。0054图7是示出第1实施方式中的屏蔽信号的生成处理的流程图。0055图8是示出未从一次电源提供电源电压时的时序图的一例的图。0056图9是示出频率转换部15的结构例的图。0057图10是示出屏蔽信号生成部152的

25、结构例的图。0058图11是示出停止从一次电源提供电源电压前后的时序图的一例的图。0059图12是示出第2实施方式的时钟生成装置的结构例的图。0060图13是示出第2实施方式中的频率测定部10的结构例的图。0061图14是示出第2实施方式中的屏蔽信号的生成处理的流程图。0062图15是本实施方式的电子设备的功能框图。0063图16是示出本实施方式的电子设备的外观的一例的图。0064图17是示出本实施方式的移动体的一例的图。0065标号说明00661时钟生成装置；2石英振子；10频率测定部；11屏蔽信号生成部；12时钟脉冲门部；13计数器；14AND电路；15频率转换部；16时钟选择部；17AN

26、D电路；18频率调整部；说明书CN104079267A5/15页920振荡电路；22可变电容；30振荡电路；40开关电路；42二极管；44二极管；101递减计数器；102递减计数器；104测定结束判定电路；111加法电路；112累加器（累计器）；151分频电路；152屏蔽信号生成部；153时钟脉冲门部；154加法电路；155累加器（累计器）；300电子设备；310时钟生成装置；320实时时钟（RTC）装置；321电源切换电路；322计时电路；330CPU；340操作部；350ROM；360RAM；370通信部；380显示部；390一次电源；392二次电源；400移动体；410时钟生成装置；42

27、0、430、440控制器；450电池；460备用电池。具体实施方式0067下面，参照附图对本发明的优选实施方式进行详细说明。另外，以下说明的实施方式不对权利要求所记载的本发明的内容进行不合理限定。并且以下说明的结构不全是本发明的必须结构要件。00681时钟生成装置006911第1实施方式0070图1是示出第1实施方式的时钟生成装置的结构例的图。第1实施方式的时钟生成装置1构成为包含频率测定部10、屏蔽信号生成部11、时钟脉冲门部12、计数器13、AND电路14、频率转换部15、时钟选择部16、AND电路17、振荡电路20、振荡电路30、开关电路40、二极管42和二极管44，作为单芯片的集成电路

28、（IC）被实现。但是，本实施方式的时钟生成装置1也可以省略或变更这些要素的一部分，或者设为追加了其他要素的结构。0071本实施方式的时钟生成装置1具有电源端子T1（第1电源端子），其与一次电源（PRIMARYPOWERSUPPLY）连接，被提供来自一次电源的电源电压VDD1（第1电源电压）；电源端子T2（第2电源端子），其与二次电源（SECONDARYPOWERSUPPLY）连接，被提供来自二次电源的电源电压VDD2（第2电源电压），用于分别输出两个时钟信号CK6、CK7的输出端子T3、T4；用于连接石英振子2的两个端子T5、T6；以及接地端子T7。0072与T1端子连接的一次电源是AC电源或

29、大容量的锂离子电池等，在切断包含时钟生成装置1的设备（例如笔记本PC或平板PC）的电源、或者电源安全模式时等，不将电源电压VDD1提供到T1端子。另一方面，与T2端子连接的二次电源是小容量的硬币型电池等，始终提供电源电压VDD2。0073振荡电路20是如下电路利用从T2端子经由二极管44提供的电源电压VDD2进行动作，并以比预定频率（在本实施方式中为32768KHZ）高的频率（32768KHZ）进行振荡。振荡电路20例如利用CR振荡电路、LC振荡电路、PLL（PHASELOCKEDLOOP锁相环）电路、硅MEMS（MICROELECTROMECHANICALSYSTEMS微机电系统）等实现。在

30、本实施方式中，振荡电路20根据制造偏差、动作温度范围、动作电压范围等所有条件，始终以高于32768KHZ的频率进行振荡。例如考虑如下方法等在设计阶段，即使是振荡电路20变为最低频率的条件，也以高于32768KHZ的方式在典型条件下的频率中确保较大裕量的方法；以及将振荡电路20的频率设计为可调整，在设计阶段确保一定程度的裕量的基础上，即使是出货检查时变为最低频率的条件，也一定以高于32768KHZ的方式独立调整振荡电路20的频率的方法。0074振荡电路30连接于T5端子与T6端子之间，利用从T1端子经由二极管42提供的电源电压VDD1进行动作，从而使石英振子2以预定的频率（在本实施方式中为25M

31、HZ）进行说明书CN104079267A6/15页10振荡。当未将电源电压VDD1提供到T1端子时，在开关电路40断开的期间内，振荡电路30的动作停止，在开关电路40接通的期间内，振荡电路30利用从T2端子经由二极管44提供的电源电压VDD2进行动作。0075振荡电路30输出的25MHZ的时钟信号CK3的频率精度比振荡电路20输出的32768KHZ的时钟信号CK1高（频率偏差小），频率稳定度也较高。因此，在本实施方式中，在频率测定部10、屏蔽信号生成部11和时钟脉冲门部12中，使用时钟信号CK3测定时钟信号CK1的频率32768KHZ，并生成根据测定结果校正后的32768KHZ的时钟信号CK2

32、。0076频率测定部10以时钟信号CK3（第3时钟信号）为基准，测定期望的频率（32768KHZ）与时钟信号CK1（第1时钟信号）的频率之比。该测定值与1次校正所需的时间（以下简单称作“校正时间”）TCOMP内的时钟信号CK1的时钟脉冲屏蔽数相等。在本实施方式中，频率测定部10仅在被输入了后述的计数器13输出的使能信号EN的期间内，进行期望的频率（32768KHZ）与时钟信号CK1的频率之比的测定（以下称作“频率比测定”）。0077尤其是，在本实施方式中，频率测定部10对与时钟信号CK1的给定时钟脉冲数对应的时间（测定时间TMEAS）内所包含的时钟信号CK3的时钟脉冲数进行递减计数，由此递减计

33、数后的计数值与校正时间TCOMP内的时钟信号CK1的时钟脉冲的屏蔽数相等。0078图2是示出本实施方式中的频率测定部10的结构例的图。在图2的例子中，频率测定部10构成为包含递减计数器101、递减计数器102和测定结束判定电路104。0079递减计数器101在被提供使能信号EN之前，输出第1电压电平（本实施方式中为低电平）的信号，在被提供使能信号EN后，对该时钟信号CK1的N个时钟脉冲进行递减计数，在与时钟信号CK1的N个时钟脉冲对应的时间内保持第2电压电平（本实施方式中为高电平）。保持该第2电压电平的时间为测定时间TMEAS。例如在N1024的情况下，测定时间TMEAS是与时钟信号CK1的1

34、024个时钟脉冲对应的时间。0080递减计数器102在被提供使能信号EN后，在递减计数器101的输出信号保持第2电压电平的期间内，对输入的时钟信号CK3的时钟脉冲数进行递减计数。递减计数器102的初始值是以25MHZ对与32768KHZ的N周期对应的期间进行了计数时的计数值（25MHZ/32768KHZN）。0081测定结束判定电路104在检测到递减计数器101的输出信号从第2电压电平变化为第1电压电平时，产生后述的计数器13的开始信号START。0082通过测定这样构成的频率测定部10的输出信号值（递减计数器102的输出信号值）K，能够得到与每校正时间TCOMP的时钟信号CK1的时钟脉冲屏蔽

35、数相等的值。0083接着，使用图3（A）和图3（B）说明信号值K与屏蔽数之间的关系。与32768KHZ的512个时钟脉冲对应的时间是15625MS（图3（A）的点划线），该15625MS与和25MHZ的390625个时钟脉冲对应的时间一致（图3（B）的实线）。如上所述，该390625与基准值F对应。0084此外，在32768KHZ的周期与32768KHZ的周期减10（32768KHZ1/9）对应的情况下，与32768KHZ的512个时钟脉冲对应的时间（与测定时间TMEAS对应）为140625MS（图3（A）的实线），该140625MS与和25MHZ的351562个时钟脉冲对应的时间大体一致（图

36、3（B）的实线）。该351562与以390625（基准值F）为初始说明书CN104079267A107/15页11值的递减计数器102的计数值的减少值对应，经过测定时间TMEAS后的递减计数器102的值为递减计数器102的初始值390625（基准值F）与351562（递减计数器102的计数值的减少值）之差即39063。该值与信号值K相等。0085另一方面，32768KHZ的周期为32768KHZ的周期减10的周期，因此为了将32768KHZ校正为32768KHZ，屏蔽10的时钟脉冲即可。因此，能够通过针对32768KHZ的390625个时钟脉冲（基准值F）屏蔽其大致10的39063个时钟脉冲（

37、信号值K），校正为32768KHZ。即，每校正时间TCOMP内屏蔽K次时钟信号CK1的时钟脉冲即可，信号值K直接变为屏蔽数。0086图4示出测定时间TMEAS、基准值F、25MHZ的计数值、屏蔽数K、校正时间TCOMP以及校正精度之间的关系的一例。图4是32768KHZ的周期与32768KHZ的周期减10（32768KHZ1/9）对应的情况下的例子。例如，在将与时钟信号CK1（32768KHZ）的64个时钟脉冲对应的时间设为测定时间TMEAS的情况下（递减计数器101的N64的情况下），测定时间TMEAS为17578125MS、基准值F为48828、时钟信号CK3（25MHZ）的计数数量为43

38、945、屏蔽数K为4883、校正时间TCOMP为134S（与时钟信号CK1的48828个时钟脉冲对应的时间）、校正精度为2048PPM。并且，例如在将与时钟信号CK1（32768KHZ）的512个时钟脉冲对应的时间设为测定时间TMEAS的情况下（递减计数器101的N512的情况下），测定时间TMEAS为146025MS、基准值F为390625、时钟信号CK3（25MHZ）的计数数量为351562、屏蔽数K为39063、校正时间TCOMP为1073S（与时钟信号CK1的390625个时钟脉冲对应的时间）、校正精度为256PPM。从图4可知，越将测定时间TMEAS设定得较长，校正精度越高。0087

39、返回图1，屏蔽信号生成部11（第1屏蔽信号生成部）根据频率测定部10计算出的屏蔽数（输出信号值）K，生成控制时钟脉冲门部12的屏蔽定时的屏蔽信号（第1屏蔽信号）。0088时钟脉冲门部12（第1时钟脉冲门部）根据屏蔽信号生成部11所生成的屏蔽信号，以不使时钟信号CK1具有的部分时钟脉冲传播的方式对该部分时钟脉冲进行屏蔽，从而生成在每预定时间内具有预定数量的时钟脉冲的、平均频率为32768KHZ的时钟信号CK2（第2时钟信号）。0089例如，屏蔽信号生成部11生成在校正时间TCOMP内仅使时钟信号CK1的K个时钟脉冲连续或分散地成为高电平的屏蔽信号，如果由输入了时钟信号CK1和屏蔽信号的2输入AN

40、D电路实现时钟脉冲门部12，则该2输入AND电路的输出信号成为平均频率是32768KHZ的时钟信号CK2。0090在未将电源电压VDD1提供到T1端子时，时钟脉冲门部12输出的时钟信号CK2由时钟选择部16选择，并作为时钟信号CK6经由T3端子输出到外部。因此，本实施方式的时钟生成装置1输出存在时钟脉冲的疏密的时钟信号CK6，但例如RTC等计时几十M秒、或几百M秒的时间那样的计时装置，则即使以存在一些疏密的时钟信号CK6进行动作也不会产生较大问题。但是，例如在要求利用256PPM的精度的校正的情况下，如图4所示校正时间TCOMP为11秒左右，在该期间连续K次地屏蔽时钟信号CK1的时钟脉冲时，可

41、能会产生时钟信号CK6的时钟脉冲停止1秒左右的状况。在这样的情况下，例如在使用时钟信号CK6驱动针的模拟钟表中可能会产生针停止1秒左右的不良情况，并且在使用时钟信号CK6播放说明书CN104079267A118/15页12电子旋律的音乐再现设备中可能会产生在一瞬间再现奇怪节奏的声音等不良情况。0091因此，在本实施方式中，屏蔽信号生成部11在校正时间TCOMP内，生成使屏蔽时钟信号CK1的时钟脉冲的定时尽可能均匀分散那样的屏蔽信号。0092图5示出本实施方式中的屏蔽信号生成部11的结构例。在图5的例子中，屏蔽信号生成部11构成为包含带进位输出的加法电路111和累加器（累计器）112。0093加

42、法电路111将屏蔽数（频率测定部10的输出信号值）K和累加器112的输出值YI1相加并输出。其中，加法电路111的输出信号值YI的上限为基准值F1，YIYI1KMODFYI是YI1K除以F而得的余数）。此外，加法电路111在YI1KF时生成第1电压电平（低电平）的屏蔽信号并输出，在YI1KF时生成第2电压电平（高电平）的屏蔽信号并输出。此处，与时钟信号CK1的F个时钟脉冲对应的时间为校正时间TCOMP，基准值F与测定时间TMEAS的设定对应地进行设定。另外，基准值F的值和确定测定时间TMEAS的N的值可以在设计阶段进行固定，也可以用内部寄存器的设定进行变更。0094累加器112（第1累加器）是

43、在被输入时钟信号CK1的时钟脉冲时，保存加法电路111的输出信号值YI的寄存器。因此，每当被输入时钟信号CK1的时钟脉冲时，累加器112的输出信号值YI1就被更新为加法电路111的输出信号值YI。0095图6示出屏蔽信号生成部11的动作的时序图的一例。图6是32768KHZ的周期与32768KHZ的周期减10（32768KHZ1/9）对应的情况下的例子，测定时间TMEAS被设定为与时钟信号CK1的512个时钟脉冲对应的时间，基准值F与其对应地被设定为390625。即、校正时间TCOMP与时钟信号CK1的390625个时钟脉冲的时间对应。屏蔽数（频率测定部10的输出信号值）K为39063，因此在

44、校正时间TCOMP内，时钟信号CK1的390625个时钟脉冲中的39063个时钟脉冲（10）被屏蔽。如图6所示，可知时钟信号CK1在每10个时钟脉冲内被屏蔽1个时钟脉冲，能够以图5那样的简单结构使时钟脉冲屏蔽的定时大致等间隔地分散化。0096本实施方式的时钟生成装置1在第1次校正（校正时间TCOMP）结束后，利用与第1次相同值的K在与第1次校正相同的校正时间TCOMP内进行第2次校正，之后同样地，在下一次进行频率比测定之前，反复相同的校正。并且，时钟生成装置1在上次的频率比测定后，经过预定的间隔时间TINT时，重新进行频率比测定，并更新信号值K。0097返回图1，计数器13通过对时钟脉冲门部1

45、2输出的时钟信号CK2的时钟脉冲数进行计数来计测该间隔时间TINT，并且每当计测到间隔时间TINT时，向频率测定部10提供使能信号EN。具体而言，计数器13在被提供来自频率测定部10的开始信号START（测定结束判定电路104的输出信号）时，开始时钟信号CK2的时钟脉冲数的计数，当计数值达到设定值时产生使能信号EN。该计数器13的计数期间与间隔时间TINT对应，间隔时间TINT的设定值可以考虑环境条件和校正误差的允许范围等适当设定。另外，间隔时间TINT的值可以在设计阶段进行固定，也可以用内部寄存器的设定进行变更。0098并且，频率测定部10每隔间隔时间TINT被提供使能信号EN，间歇地进行频

46、率比测定。0099图7（A）和图7（B）是示出之前说明的屏蔽信号的生成处理的流程图。图7（A）是频率比测定的流程图，图7（B）是频率校正的流程图。该频率比测定和频率校正并列进说明书CN104079267A129/15页13行。0100在图7（A）所示的频率比测定的流程图中，时钟生成装置1首先对时钟信号CK1的N个时钟脉冲的测定时间TMEAS内所包含的时钟信号CK3的时钟脉冲数进行计数（S10）。这里得到的计数值与屏蔽数K相等。0101接着，时钟生成装置1开始时钟信号CK2的时钟脉冲数的计数（S20）。0102然后，时钟生成装置1每当在步骤S20中开始的时钟信号CK2的时钟脉冲数的计数值与预定值

47、一致（即经过间隔时间TINT）时（S30的“是”），反复进行步骤S10和S20的处理。0103在图7（B）所示的频率校正的流程图中，时钟生成装置1首先利用累加器112的输出值YI1、屏蔽数K（在图7（A）的步骤S10中得到的最新的屏蔽数K）和基准值F，计算YIYI1KMODF（S40）。0104接着，时钟生成装置1如果YI1KF（S50的“是”），则将屏蔽信号设为高电平（S60），在时钟信号CK1的下一上升沿的定时（S70的“是”），将屏蔽信号设为低电平（S80），并且将累加器112的输出值YI1更新为YI（S90）。0105另一方面，如果YI1KF（S50的“否”），则时钟生成装置1在时钟信

48、号CK1的下一上升沿的定时（S70的“是”），将屏蔽信号维持到低电平（S80），并且将累加器112的输出值YI1更新为YI（S90）。0106并且，时钟生成装置1使用在图7（A）的步骤S10中得到的最新的屏蔽数K反复进行步骤S40S90的处理。0107返回图1，使能信号EN还被提供到AND电路14的非反转输入，经由二极管42向AND电路14的反转输入提供T1端子的电压。因此，AND电路14在向T1端子提供了电源电压VDD1时始终输出低电平的信号，在未向T1端子提供电源电压VDD1时，在被提供使能信号EN的期间输出高电平的信号，在除此以外的期间输出低电平的信号。0108AND电路14的输出信号被

49、提供到开关电路40的控制输入，开关电路40在AND电路14的输出信号为高电平时接通（对两端子间进行电连接），在低电平时断开（对两端子间进行电截断）。0109因此，在向T1端子提供了电源电压VDD1时，开关电路40始终断开，因此不向振荡电路30提供电源电压VDD2，而仅提供电源电压VDD1并输出时钟信号CK3。另一方面，在未向T1端子提供电源电压VDD1时，仅在频率测定部10进行测定的期间（被提供使能信号EN的期间）内向振荡电路30提供电源电压VDD2并输出时钟信号CK3。0110在向T1端子提供了电源电压VDD1时，时钟信号CK3通过AND电路17，经由T4端子被作为时钟信号CK7输出到外部。另一方面，在未向T1端子提供电源电压VDD1时，在频率测定部10的测定期间内产生的时钟信号CK3由AND电路17屏蔽，而不被输出到外部。图8示出未向T1端子提供电源电压VDD1时的时序图的一例。0111频率转换部15在向T1端子提供了电源电压VDD1时对时钟信号CK3进行频率转换，生成平均频率成为预定频率（在本实施方式中为32768KHZ）的时钟信号CK5。011