一种半导体器件的制备方法.pdf

1、10申请公布号CN104124197A43申请公布日20141029CN104124197A21申请号201310145232122申请日20130424H01L21/76820060171申请人中芯国际集成电路制造（上海）有限公司地址201203上海市浦东新区张江路18号72发明人周鸣74专利代理机构北京市磐华律师事务所11336代理人董巍高伟54发明名称一种半导体器件的制备方法57摘要本发明涉及一种半导体器件的制备方法，所述方法包括提供半导体衬底；在所述半导体衬底上形成金属互联结构；对所述金属互联结构中金属材料和层间介质层的表面进行处理，所述处理方法包括以下子步骤（A）选用NH3等离子体进

2、行处理；（B）选用SIH4等离子体进行处理；（C）选用四甲基硅烷等离子体进行处理。本发明中为在制备金属互联结构时，填充金属铜并平坦化，然后对所述金属铜以及超低K材料的表面进行处理，通过所述处理能消除所述超低K材料层的空隙，形成比超低K材料层硬度大的表面，而对于金属铜表面的处理，则使所述金属铜表面更加光滑，降低其粗糙度，以消除金属铜和位于金属铜上的覆盖层之间的接缝（CAPLAYERSEAM），提高器件的VBD性能。51INTCL权利要求书1页说明书7页附图2页19中华人民共和国国家知识产权局12发明专利申请权利要求书1页说明书7页附图2页10申请公布号CN104124197ACN10412419

3、7A1/1页21一种半导体器件的制备方法，包括提供半导体衬底；在所述半导体衬底上形成金属互联结构；对所述金属互联结构中金属材料和层间介质层的表面进行处理，所述处理方法包括以下子步骤（A）选用NH3等离子体进行处理；（B）选用SIH4等离子体进行处理；（C）选用四甲基硅烷等离子体进行处理。2根据权利要求1所述的方法，其特征在于，所述子步骤（B）中在选用SIH4等离子体进行处理后进步一包含选用AR等离子体处理的步骤。3根据权利要求1所述的方法，其特征在于，所述子步骤（C）中在选用四甲基硅烷等离子体进行处理后进步一包含选用AR等离子体处理的步骤。4根据权利要求1所述的方法，其特征在于，所述子步骤（B

4、）中SIH4等离子体处理的功率为501000W，压力0510TORR，气体流量1001000SCCM。5根据权利要求1所述的方法，其特征在于，所述子步骤（C）中在四甲基硅烷等离子体的功率为501000W，压力0510TORR，气体流量1001000SCCM。6根据权利要求2或3所述的方法，其特征在于，所述AR等离子体处理的功率为2001000W，压力为055TORR，气体流量为5001000SCCM。7根据权利要求1所述的方法，其特征在于，所述金属材料为金属铜。8根据权利要求1所述的方法，其特征在于，所述层间介质层为多孔超低K材料。9根据权利要求1所述的方法，其特征在于，在所述半导体衬底上形成

5、金属互联结构的方法为在所述半导体衬底上形成蚀刻阻挡层、层间介质层和硬掩膜叠层；图案化所述蚀刻阻挡层、所述层间介质层和所述掩膜叠层，以形成沟槽；选用金属材料填充所述沟槽；执行平坦化步骤至所述层间介质层。10根据权利要求9所述的方法，其特征在于，所述蚀刻阻挡层为氮掺杂的碳化硅层。11根据权利要求9所述的方法，其特征在于，所述硬掩膜叠层包括依次层叠的黑金刚石层和正硅酸乙酯层。权利要求书CN104124197A1/7页3一种半导体器件的制备方法技术领域0001本发明涉及半导体制造领域，具体地，本发明涉及一种半导体器件的制备方法。背景技术0002半导体集成电路技术的发展对互连技术提出了新的需求,互连集成

6、技术在近期和远期发展中将面临一系列技术和物理限制的挑战。随着半导体器件尺寸的不断收缩，互连结构也变得越来越窄，从而导致了越来越高的互连电阻。铜借助其优异的导电性，现已成为集成电路技术领域中互连集成技术的解决方案之一。0003在铜互连工艺中，由于金属连线之间的空间在逐渐缩小，因此用于隔离金属连线之间的中间绝缘层（IMD）也变得越来越薄，这样会导致金属连线之间可能会发生不利的相互作用或串扰。现已发现，降低用于隔离金属连线层的中间绝缘层的介电常数（K），可以有效地降低这种串扰。低K值中间绝缘层带来的另一个好处是是可以有效降低互连的电阻电容（RC）延迟。因此，超低K材料现在已越来越广泛地应用于CU互连

7、工艺中作为隔离金属铜的中间绝缘层。0004为了降低K值，现在广泛使用的是多孔材料。多孔材料最为显著的特点是易于吸收并保持湿气，而空气是目前能够得到的最低K值的介质K10，这也就是多孔材料K值较低的原因。多孔材料的K值能达到大约23至29。然而，多孔性会导致材料的机械强度偏低，因此为集成电路的制造带来了新的问题，即导致半导体器件的击穿电压（BREAKDOWNVOLTAGE，VBD）性能变差。0005现有技术中所述金属铜互连的制备过程中，在形成沟槽之后往所述沟槽内填充金属铜，然后执行平坦化步骤，在平坦化步骤之后，所述金属铜的表面粗糙度很大，而且金属铜、铜离子留在所述低K、超低K介质材料层上以及低K

8、、超低K介质材料层表面的存在的空隙（如图2所示）造成器件的VBD性能变的更差。0006为了去除低K、超低K介质材料层表面存在的金属铜和铜离子，通常采用氨等离子体对所述金属铜以及低K、超低K介质材料层的表面进行处理，在所述低K、超低K介质材料层表面形成以薄膜，但是经所述处理后，器件的VBD性能进一步降低。0007因此，在金属铜互连结构中，引入低K材料后虽然很好的解决了时间延迟、电阻电容（RC）延迟等问题，但是在平坦化后由于低K材料本身的特性以及金属铜表面粗糙，造成了器件VBD性能进一步恶化，现有技术中还不能很好的解决该问题，该问题的解决成为金属互连结构亟需解决的问题，对于器件性能的提高具有重要影

9、响。发明内容0008在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。0009本发明为了克服目前存在问题，提供了一种半导体器件的制备方法，包括说明书CN104124197A2/7页40010提供半导体衬底；0011在所述半导体衬底上形成金属互联结构；0012对所述金属互联结构中金属材料和层间介质层的表面进行处理，所述处理方法包括以下子步骤0013（A）选用NH3等离子体进行处理；0014（B）选用SIH4等离子体进行处理；0

10、015（C）选用四甲基硅烷等离子体进行处理。0016作为优选，所述子步骤（B）中在选用SIH4等离子体进行处理后进步一包含选用AR等离子体处理的步骤。0017作为优选，所述子步骤（C）中在选用四甲基硅烷等离子体进行处理后进步一包含选用AR等离子体处理的步骤。0018作为优选，所述子步骤（B）中SIH4等离子体处理的功率为501000W，压力0510TORR，气体流量1001000SCCM。0019作为优选，所述子步骤（C）中在四甲基硅烷等离子体的功率为501000W，压力0510TORR，气体流量1001000SCCM。0020作为优选，所述AR等离子体处理的功率为2001000W，压力为05

11、5TORR，气体流量为5001000SCCM。0021作为优选，所述金属材料为金属铜。0022作为优选，所述层间介质层为多孔超低K材料。0023作为优选，在所述半导体衬底上形成金属互联结构的方法为0024在所述半导体衬底上形成蚀刻阻挡层、层间介质层和硬掩膜叠层；0025图案化所述蚀刻阻挡层、所述层间介质层和所述掩膜叠层，以形成沟槽；0026选用金属材料填充所述沟槽；0027执行平坦化步骤至所述层间介质层。0028作为优选，所述蚀刻阻挡层为氮掺杂的碳化硅层。0029作为优选，所述硬掩膜叠层包括依次层叠的黑金刚石层和正硅酸乙酯层。0030在本发明中为了改善器件VBD性能，提高器件的稳定性，在制备金

12、属互联结构时，填充金属铜并平坦化，然后对所述金属铜以及超低K材料的表面进行处理，以使所述超低K材料层的表面性能提高，具体地通过所述处理能消除所述超低K材料层的空隙，形成比超低K材料层硬度大的表面，而对于金属铜表面的处理，则使所述金属铜表面更加光滑，降低其粗糙度，以消除金属铜和位于金属铜上的覆盖层之间的接缝（CAPLAYERSEAM），提高器件的VBD性能。附图说明0031本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的装置及原理。在附图中，0032图1AD为本发明一具体实施方式中所述半导体器件制备过程的剖面示意图；0033图2为现有技术

13、中所述半导体器件制备过程的剖面示意图；0034图3本发明一具体实施方式中制备所述半导体器件的工艺流程图。说明书CN104124197A3/7页5具体实施方式0035在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。0036为了彻底理解本发明，将在下列的描述中提出详细的描述，以说明本发明所述半导体器件的制备方法。显然，本发明的施行并不限于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除

14、了这些详细描述外，本发明还可以具有其他实施方式。0037应予以注意的是，这里所使用的术语仅是为了描述具体实施例，而非意图限制根据本发明的示例性实施例。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式。此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。0038现在，将参照附图更详细地描述根据本发明的示例性实施例。然而，这些示例性实施例可以多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的实施例。应当理解的是，

15、提供这些实施例是为了使得本发明的公开彻底且完整，并且将这些示例性实施例的构思充分传达给本领域普通技术人员。在附图中，为了清楚起见，夸大了层和区域的厚度，并且使用相同的附图标记表示相同的元件，因而将省略对它们的描述。0039下面，参照图1AD和图3对本发明提出的所述半导体器件的制备方法进行详细的解释。0040如图1A所示，提供半导体衬底（图中未示出），在所述衬底上形成蚀刻阻挡层101、超低K材料层102以及掩膜叠层。0041具体地，所述半导体衬底可以是以下所提到的材料中的至少一种硅、绝缘体上硅（SOI）、绝缘体上层叠硅（SSOI）、绝缘体上层叠锗化硅（SSIGEOI）、绝缘体上锗化硅（SIGEO

16、I）以及绝缘体上锗（GEOI）等。0042其中，所述蚀刻阻挡层101用以保护位于下方的衬底以及有源器件，作为优选，在本发明的一具体实施方式中蚀刻阻挡层101可以为氮掺杂的碳化硅层NDC（NITROGENDOPPEDSILICONCARBITE）或者SIN层，其中，所述碳化硅层NDC（NITROGENDOPPEDSILICONCARBITE）或者SIN层的沉积方法可以选用化学气相沉积（CVD）法、物理气相沉积（PVD）法或原子层沉积（ALD）法等形成的低压化学气相沉积LPCVD、激光烧蚀沉积LAD以及选择外延生长SEG中的一种，作为进一步的优选，所述蚀刻阻挡层101为氮掺杂的碳化硅层NDC，其厚

17、度为20500埃，通过物理气相沉积（PVD）法形成，但所述厚度以及形成方法并不据局限于该示例。0043作为优选，在本发明的一具体实施方式中，为了形成金属互联结构，在所述蚀刻阻挡层101的下方和半导体衬底之间还可以包含第一层间介质材料层以及位于第一层间介质材料层下方的第一蚀刻阻挡层，其中所述第一层间介质材料层INTERLAYERDIELECTRIC,ILD，用作集成电路封装中多层金属布线间的层间绝缘，本发明中可以选用先说明书CN104124197A4/7页6进封装用聚合物ILD材料，例如聚酰亚胺PI、聚苯并噁唑PBO以及苯并环丁烯BCB等材料，但不局限于上述示例。在该层间介质材料层中形成接触孔，

18、具体形成方法为蚀刻所述层间介质材料层，形成沟道然后填充导电材料从而形成接触塞，用于后续过程中的电连接。作为优选，所述衬底和所述第一层间介质材料层之间形成的第一层间介质材料层为硬掩膜层，以保护所述衬底以及衬底中的有源器件不被损坏，上述结构在图中均为示出。0044需要说明的是在所述蚀刻阻挡层101的下方不仅仅局限于所列举的有源器件，还可以包含其他有源器件。0045在所述蚀刻阻挡层101上形成超低K材料层102，在本发明中优选多孔超低K材料层（POROSITYLOWK）作为层间介电层，所述多孔低K材料在电性能方面，有低损耗和低漏电流。具体地，所述多孔低K材料包括有机聚合物材料，氟化的二氧化硅、非晶碳

19、氮薄膜等无机材料，HSQ、MSQ等多孔低K材料，以及纳米低K材料，在本发明中，所述多孔低K材料（POROSITYLOWK）取代二氧化硅作为层间介质以降低寄生电容。0046所述多孔低K材料的制备方法有以下两种一种是等离子体化学气相沉积法（CVD），另一种是旋转涂敷法（SPINONDEPOSITION，SOD）。在本发明中优选旋转涂敷SOD方法，旋转涂敷SOD方法制备的纳米多孔薄膜具有化学计量比易控制、结构可控、折射率可调、孔隙率高、介电常数小、稳定性好、热导率低、激光损伤阈值高、工艺温度低、成膜面积大、设备简单等优点，而且具有耐压高，同硅有好的粘附性和好的间隙填充能力，与半导体集成电路芯片工艺的

20、相容性较好。0047作为进一步的优选，在形成所述多孔低K材料后，还可以进一步对所述多孔低K材料进行适当的等离子体处理，所述等离子体处理不仅可以起到清洗的作用，而且可以在所述材料的表面产生许多悬挂键而提高其化学活性，而且等离子体表面处理可以使制备的低K薄膜表面的开口孔闭合，降低吸水性，防止铜散射和外界的污染。0048然后在所述多孔低K材料上形成掩膜叠层，所述掩膜叠层为硬掩膜叠层，包括依次沉积的黑金刚石层（BLACKDIAMOND，BD）103以及正硅酸乙酯（TEOS）层104。0049其中所述黑金刚石层103（BLACKDIAMOND，BD）的介电常数为2730之间，所述黑金刚石层103（BLA

21、CKDIAMOND，BD）可以通过气相沉积的方法形成，例如物理气相沉积或者或者气相沉积方法等形成，所述方法仅为示例性说明，其形成方法以及介电常数并不局限于该范围。0050所述正硅酸乙酯（TEOS）层104可以选用化学气相沉积（CVD）法、物理气相沉积（PVD）法或原子层沉积（ALD）法等形成的低压化学气相沉积LPCVD、激光烧蚀沉积LAD以及选择外延生长SEG中的一种。作为优选，所述黑金刚石层（BLACKDIAMOND，BD）103以及正硅酸乙酯（TEOS）层104的厚度一样。0051在所述氧化物层106上形成图案化的光刻胶层，然后以所述光刻胶层为掩膜蚀刻所述氧化物层106至所述蚀刻阻挡层10

22、1，形成沟槽，所述沟槽的关键尺寸为120NM，所述沟槽的关键尺寸并不局限于该数值范围，作为优选，在本发明的一具体实施方式中，所述沟槽还可以分两步进行，通过干法蚀刻至所述蚀刻阻挡层101，然后在蚀刻打开所述蚀刻阻挡层101，以露出位于蚀刻阻挡层101下的金属塞，在后续的工艺中形成金属互连结构。0052在本发明的一具体实施方式中，以所述被图形化的光刻胶层为掩膜，在通入CF4和CHF3的刻蚀条件下，对所述硬掩膜层进行刻蚀，直至露出所述超低K材料层102，形成图形说明书CN104124197A5/7页7化的硬掩膜层，在该步骤中所述蚀刻压力50150MTORR；功率300800W；时间515S；其中气体

23、流量CF4，1030SCCM；CHF3，1030SCCM。0053接着以所述被图形化的硬掩膜层为掩膜，通入CF4和CHF3对超低K材料层102进行刻蚀，其蚀刻压力50150MTORR；功率300800W；时间515S；气体流量CF41030SCCM；CHF31030SCCM。0054最后在通入CO2或O2或N2条件下，对蚀刻阻挡层101进行刻蚀，形成沟槽，该步骤主要是利用CO2或O2或N2清除上一刻蚀步骤中在侧壁沉积的聚合物，从而使后续刻蚀中的侧壁保持垂直，压力1535MTORR；功率为50200W；时间515S；气体流量CO2或O2或N2，100400SCCM，最后得到如图1B所示的图案。0

24、055需要说明的是，所述沟槽的形状可以根据需要进行蚀刻，开口的关键尺寸以及沟槽的数目都不局限于某一数值范围，在本发明的一具体实施方式中，如图1C所示，在该实施例中，形成3个沟槽，其中左边两个沟槽的关键尺寸为120埃，右边沟槽的关键尺寸为250埃，并且所述左边两个沟槽之间的超低K材料层102超低K材料层的高度低于两侧的超低K材料层102的高度，其形成方法可以为在形成所述沟槽之后，在该较低超低K材料层102以外的地方形成掩膜层，对所述较低超低K材料层102进行进一步的蚀刻，其中所述蚀刻方法可以选用本领域常用方法，或者选用上述蚀刻所述超低K材料层102的方法。需要说明的是，在本发明中所述沟槽的形状、

25、数目、高度等等均可以根据工艺的需要进行设计，上述事例仅仅为示意性的。0056形成所述沟槽之后，还可以进一步包含一湿法清洗或者湿法蚀刻步骤，以扩大所述沟槽顶部的关键尺寸，形成上宽下窄的结构，以更加便于后续导电材料的填充。0057当器件的关键尺寸（CRITICALDIMENSION）持续减低至深亚微米范围内时，需要使用多层金属连线结构来减小因寄生电阻和寄生电容引起的RC迟延时间，在本发明中在所述衬底上形成阻挡层101，作为优选，在本发明中优选形成铜阻挡层（COPPERBARRIER），所述铜阻挡层（COPPERBARRIER）的形成方法可以为主要选用物理气相沉积法和化学气相沉积法，具体地，可以选用

26、蒸发、电子束蒸发、等离子体喷射沉积以及溅射，在本发明中优选等离子体喷射沉积以及溅射法形成所述铜阻挡层。所述铜阻挡层的厚度并不局限于某一数值或者范围内，可以根据需要进行调整。0058然后选用金属铜105填充所述沟槽，在本发明中可以通过物理气相沉积（PVD）法或者电化学镀铜（ECP）的方法填充所述沟槽，作为优选，在本发明中优选采用物理气相沉积（PVD）法填充所述沟槽，当选用电化学镀铜（ECP）的方法时，铜镀层厚度（UM）电流密度ASF电镀时间MIN电镀效率00202；一般电镀铜电流效率为90100，在本发明中需要填充所述沟槽，因此在电镀时需要使用添加剂，所述添加剂为平坦剂（LEVELER），加速剂

27、（ACCELERATORE）和抑制剂（SUPPRESSOR）。0059作为优选，在形成所述金属铜形成后还可以进一步包含退火的步骤，退火可以在80160下进行24小时，以促使同重新结晶，长大晶粒，降低电阻和提高稳定性，得到如图1C所示图案。0060参照图1D，执行平坦化步骤至所述超低K材料层102。0061具体地，在本发明的一实施例中可以使用半导体制造领域中常规的平坦化方法来实现表面的平坦化。该平坦化方法的非限制性实例包括机械平坦化方法和化学机械抛光平说明书CN104124197A6/7页8坦化方法。化学机械抛光平坦化方法更常用。0062在该步骤中去除所述黑金刚石层（BLACKDIAMOND，B

28、D）103以及正硅酸乙酯（TEOS）层104，以露出所述超低K材料层102，和嵌于所述沟槽内的金属铜。0063在本发明中为了改善器件的VBD性能，提高器件的稳定性，分别对所述超低K材料层102和嵌于所述沟槽内的金属铜的表面进行处理，以使所述超低K材料层102的表面性能提高，具体地通过所述处理能消除所述超低K材料层102的空隙，形成比超低K材料层102硬度大的表面，而对于金属铜表面的处理，则使所述金属铜表面更加光滑，降低其粗糙度，以消除金属铜和位于金属铜上的覆盖层之间的接缝（CAPLAYERSEAM），提高器件的VBD性能。0064具体地，在本发明的具体实施方式中，首先选用NH3等离子体处理（N

29、H3PLASMATREATMENT），该步骤中所述NH3等离子体的功率、压力以及时间均可以选用现有技术常用的参数，并不局限于某一数值范围，作为优选，所述NH3等离子体的功率为50500W，压力为025托（TORR），流量为501000SCCM。在NH3等离子体处理后，接着进行SIH4等离子体处理（SIH4PLASMATREATMENT），在该步骤中选用SIH4作为反应气体，所述SIH4等离子体处理中功率为501000W，压力0510TORR，流量1001000SCCM，在该步骤之后接着执行AR等离子体处理，在AR等离子体处理步骤中功率为2001000W，压力为055TORR，气体流量为5001

30、000SCCM。0065在该处理过程中经过SIH4等离子体处理和AR等离子体处理两个步骤，凹槽中露出的金属铜的表面形成一光滑的薄膜，其表面粗糙度降低，其表面性能得到很大改善，在其上形成覆盖层后能够很好地结合在一起，而不存在任何缝隙，在该步骤中，所述NH3等离子体处理的参数可以选用本领域常用范围，但是SIH4等离子体处理和AR等离子体处理两个步骤中相关参数需要选用本发明所述范围。0066在对所述金属铜的表面处理完后，所述超低K材料层102的表面仍然是多孔的，因此需要对超低K材料层102的表面作进一步处理，在本发明的一具体实施方式中，选用四甲基硅烷（TETRAMETHYLSILANE，TMS或者4

31、MS）等离子体进行处理，作为优选，该步骤中所述等离子体处理的功率为501000W，压力0510TORR，流量1001000SCCM，然后接着进行AR等离子体处理，在AR等离子体处理步骤中功率为2001000W，压力为055TORR，气体流量为5001000SCCM。0067在执行完四甲基硅烷（TETRAMETHYLSILANE，TMS或者4MS）等离子体处理和AR等离子体处理后，所述超低K材料层102表面的空隙被填充，在其表面形成一层较为致密的薄膜，其硬度要比超低K材料层102大，而且没有空隙，改善了器件的VBD性能以及器件的稳定性。0068作为优选，在处理完所述超低K材料层102以及金属铜的

32、表面之后，还可以进一步在在所述衬底上形成覆盖层。其中，所述覆盖层可以为氮掺杂的碳化硅层NDC（NITROGENDOPPEDSILICONCARBITE）或者SIN层，其中，所述碳化硅层NDC（NITROGENDOPPEDSILICONCARBITE）或者SIN层的沉积方法可以选用化学气相沉积（CVD）法、物理气相沉积（PVD）法或原子层沉积（ALD）法等形成的低压化学气相沉积LPCVD、激光烧蚀沉积LAD以及选择外延生长SEG中的一种，作为优选，在本发明中选用物理气相沉积（PVD）法。0069最后还可以执行平坦化步骤，具体地，在本发明的一实施例中可以使用半导体制说明书CN104124197A7

33、/7页9造领域中常规的平坦化方法来实现表面的平坦化。该平坦化方法的非限制性实例包括机械平坦化方法和化学机械抛光平坦化方法。化学机械抛光平坦化方法更常用。0070在本发明中为了改善器件VBD性能，提高器件的稳定性，在制备金属互联结构时，填充金属铜并平坦化，然后对所述金属铜以及超低K材料的表面进行处理，以使所述超低K材料层的表面性能提高，具体地通过所述处理能消除所述超低K材料层的空隙，形成比超低K材料层硬度大的表面，而对于金属铜表面的处理，则使所述金属铜表面更加光滑，降低其粗糙度，以消除金属铜和位于金属铜上的覆盖层之间的接缝（CAPLAYERSEAM），提高器件的VBD性能。0071参照图3，其中

34、示出了本发明所述半导体器件的制造方法，具体地包括以下步骤0072步骤201提供半导体衬底；0073步骤202在所述半导体衬底上形成蚀刻阻挡层、层间介质层和硬掩膜叠层；0074步骤203图案化所述蚀刻阻挡层、所述层间介质层和所述掩膜叠层，以形成沟槽；0075步骤204选用金属材料填充所述沟槽；0076步骤205执行平坦化步骤至所述层间介质层；0077步骤206对所述金属材料和层间介质层的表面进行处理，所述处理方法包括以下子步骤0078（A）选用NH3等离子体进行处理；0079（B）选用SIH4等离子体进行处理，然后选用AR进行等离子体处理；0080（C）选用四甲基硅烷等离子体进行处理，然后选用AR进行等离子体处理。0081本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。说明书CN104124197A1/2页10图1A图1B图1C说明书附图CN104124197A102/2页11图1D图2图3说明书附图CN104124197A11