半导体装置及测试方法.pdf

1、(10)申请公布号 CN 104240770 A (43)申请公布日 2014.12.24 CN 104240770 A (21)申请号 201410269621.X (22)申请日 2014.06.17 2013-126606 2013.06.17 JP G11C 29/56(2006.01) (71)申请人 拉碧斯半导体株式会社 地址 日本神奈川县横滨市 (72)发明人 大塚雅之 (74)专利代理机构 中国专利代理(香港)有限公 司 72001 代理人 闫小龙 王忠忠 (54) 发明名称 半导体装置及测试方法 (57) 摘要 本发明涉及能检测熔丝的切断不良的半导体 装置及其测试方法。本发明

2、在对互补型熔丝的输 出端施加具有第 1 电压或第 2 电压的测试电压之 后， 在停止施加该测试电压的状态下， 判定来自互 补型熔丝的输出端的输出数据与期望值是否一 致， 将该判定结果作为测试结果进行输出， 其中， 所述互补型熔丝包括 ： 在一端施加第 1 电压， 而且 其另一端成为输出端的第 1 熔丝 ； 以及在一端施 加第2电压， 其另一端与上述输出端连接的第2熔 丝。 (30)优先权数据 (51)Int.Cl. 权利要求书 2 页 说明书 8 页 附图 4 页 (19)中华人民共和国国家知识产权局 (12)发明专利申请 权利要求书2页 说明书8页 附图4页 (10)申请公布号 CN 104

3、240770 A CN 104240770 A 1/2 页 2 1. 一种半导体装置， 其特征在于， 具有 ： 熔丝电路， 具有互补型熔丝 ； 测试电压施加电路 ； 以及 比较电路， 所述互补型熔丝包括 ： 第 1 熔丝， 在一端施加第 1 电压， 而且其另一端成为输出端 ； 以及 第 2 熔丝， 在一端施加第 2 电压， 其另一端与所述输出端连接， 所述测试电压施加电路在对所述互补型熔丝的输出端的每一个施加具有所述第 1 电 压或所述第 2 电压的测试电压之后， 停止施加所述测试电压， 所述比较电路在所述测试电压施加电路停止施加所述测试电压之后， 判定来自所述互 补型熔丝的所述输出端的输出数

4、据与期望值是否一致， 将该判定结果作为测试结果进行输 出。 2. 根据权利要求 1 所述的半导体装置， 其特征在于， 所述测试电压施加电路依次执行 ： 第 1 测试顺序， 在对所述互补型熔丝的所述输出端施加具有所述第 1 电压的测试电压 之后， 停止施加所述测试电压 ； 以及 第 2 测试顺序， 在对所述互补型熔丝的输出端的每一个施加具有所述第 2 电压的测试 电压之后， 停止施加所述测试电压， 所述比较电路在第 1 比较结果和第 2 比较结果都示出一致的情况下， 输出示出是合格 品的所述测试结果， 另一方面， 在所述第 1 或第 2 比较结果示出不一致的情况下， 输出示出 不良的所述测试结果

5、， 其中， 所述第1比较结果是在所述第1测试顺序中停止施加所述测试 电压之后比较所述输出数据与所述期望值是否一致而得到的， 所述第 2 比较结果是在所述 第 2 测试顺序中停止施加所述测试电压之后比较所述输出数据与所述期望值是否一致而 得到的。 3. 根据权利要求 1 或 2 所述的半导体装置， 其特征在于， 包括 ： 第 1 开关元件， 将所述第 1 电压施加在所述第 1 熔丝 ； 以及 第 2 开关元件， 将所述第 2 电压施加在所述第 2 熔丝， 所述测试电压施加电路在所述测试电压的整个施加过程中使所述第1和第2开关元件 都处于截止状态。 4. 根据权利要求 2 所述的半导体装置， 其特

6、征在于， 所述比较电路根据在所述第 1 测试顺序中从所述互补型熔丝输出的所述输出数据与 在所述第 2 测试顺序中从所述互补型熔丝输出的所述输出数据是否一致， 检测所述互补型 熔丝的切断不良。 5. 一种测试方法， 是形成有互补型熔丝的半导体装置的测试方法， 该互补型熔丝包 括 ： 第 1 熔丝， 在一端施加第 1 电压， 而且其另一端成为输出端 ； 以及 第 2 熔丝， 在一端施加第 2 电压， 其另一端与所述输出端连接， 所述测试方法的其特征 在于， 依次执行 ： 第1测试顺序， 在对所述互补型熔丝的输出端施加具有所述第1电压的测试电压之后， 权 利 要 求 书 CN 104240770 A

7、 2 2/2 页 3 比较来自所述互补型熔丝的所述输出端的输出数据与期望值是否一致而得到第 1 比较结 果 ； 以及 第2测试顺序， 在对所述互补型熔丝的输出端施加具有所述第2电压的测试电压之后， 比较来自所述互补型熔丝的所述输出端的所述输出数据与期望值是否一致而得到第 2 比 较结果， 在所述第 1 比较结果和所述第 2 比较结果都示出一致的情况下， 输出示出是合格品的 测试结果， 另一方面， 在所述第 1 或第 2 比较结果示出不一致的情况下， 输出示出不良的所 述测试结果。 6. 根据权利要求 5 所述的测试方法， 其特征在于， 根据在所述第 1 测试顺序中从所述互补型熔丝输出的所述输出

8、数据与在所述第 2 测 试顺序中从所述互补型熔丝输出的所述输出数据是否一致， 检测所述互补型熔丝的切断不 良。 权 利 要 求 书 CN 104240770 A 3 1/8 页 4 半导体装置及测试方法 技术领域 0001 本发明涉及将熔丝 （fuse） 作为存储元件来使用的半导体装置及其测试方法。 背景技术 0002 将熔丝作为非易失性存储元件来使用的半导体装置在不断增加。 在这样的熔丝的 切断方法中， 有向熔丝照射激光而通过激光的光能来熔断熔丝的方法。将激光的光能调整 到足以熔断熔丝的水平来进行照射。但是， 由于激光的光能、 照射位置的调整不完备， 有可 能产生切断目标以外的熔丝也被切断的

9、切断不良。此外， 还可想到由于由制造工程中的应 力造成的切断、 由药液等液体造成的溶断等各种原因而使目标以外的熔丝被切断的不良。 于是， 在使用这样的熔丝的半导体装置中， 确认切断目标的熔丝完全被电切断， 即， 确认被 正常切断成为了课题。 0003 例如， 有如下方法， 即， 从半导体装置外部输入熔丝被正常切断的情况下的期望 值， 与从熔丝读出的数据进行比较， 确认是否正常完成了切断 （例如， 参照专利文献 1） 。然 而， 在这样的半导体装置中， 在使用以串联方式连接两个熔丝、 将其连接点作为输出端这样 的互补型熔丝的情况下， 当这两个熔丝都处于切断状态时， 电源电压 （以下， 称为 “1

10、” ） 或接 地电位 （以下， 称为 “0” ） 都不会供给到互补型熔丝的输出端。因此， 在互补型熔丝的输出端 中， 有时不能稳定地读出固定为 “1” 和 “0” 中的一方的值， 成为不定状态。其结果是， 存在 如下情况， 即， 在出库检查时， 在从互补型熔丝输出的数据与期望值偶然一致的情况下， 出 库试验变为合格而进行出库。 在这样的半导体装置中， 此后， 有可能从互补型熔丝输出的数 据变为与写入时的值不同的值， 最坏情况下导致搭载半导体装置的设备的故障。 0004 现有技术文献 专利文献 专利文献 1 ： 特开 2012 33232 号公报。 发明内容 0005 发明要解决的课题 本发明的

11、目的在于， 提供一种能检测互补型熔丝的切断不良的半导体装置及测试方 法。 0006 用于解决课题的方案 本发明的半导体装置具有 ： 具有至少一个互补型熔丝的熔丝电路、 测试电压施加电路 以及比较电路， 所述互补型熔丝包括 ： 在一端施加第 1 电压而且其另一端成为输出端的第 1 熔丝 ； 以及在一端施加第 2 电压、 其另一端与所述输出端连接的第 2 熔丝， 所述测试电压施 加电路在对所述互补型熔丝的输出端的每一个施加具有所述第1电压或所述第2电压的测 试电压之后， 停止施加所述测试电压， 所述比较电路在所述测试电压施加电路停止施加所 述测试电压之后， 判定来自所述互补型熔丝的所述输出端的输出

12、数据与期望值是否一致， 将该判定结果作为测试结果进行输出。 说 明 书 CN 104240770 A 4 2/8 页 5 0007 此外， 本发明的半导体装置的测试方法是形成有互补型熔丝的半导体装置的测试 方法， 其中， 所述互补型熔丝包括 ： 在一端施加第1电压而且其另一端为输出端的第1熔丝 ； 以及在一端施加第2电压、 其另一端与所述输出端连接的第2熔丝， 所述半导体装置的测试 方法依次执行 ： 在对所述互补型熔丝的输出端施加具有所述第 1 电压的测试电压之后， 比 较来自所述互补型熔丝的所述输出端的输出数据与期望值是否一致而得到第 1 比较结果 的第 1 测试顺序 ； 以及在对所述互补型

13、熔丝的输出端施加具有所述第 2 电压的测试电压之 后， 比较来自所述互补型熔丝的所述输出端的所述输出数据与期望值是否一致而得到第 2 比较结果的第 2 测试顺序， 在所述第 1 比较结果和所述第 2 比较结果都示出一致的情况下， 输出示出是合格品的 测试结果， 另一方面， 在所述第 1 或第 2 比较结果示出不一致的情况下， 输出示出是不良的 所述测试结果。 附图说明 0008 图 1 是示出本发明的半导体装置的结构的一部分的框图。 0009 图 2 是示出半导体装置的内部结构的电路图。 0010 图 3 是示出第 1 测试顺序的时间图。 0011 图 4 是示出第 2 测试顺序的时间图。 0

14、012 图 5 是示出根据本发明的其它实施例的半导体装置的结构的电路图。 具体实施方式 0013 实施例 1 以下， 参照附图， 对本发明的半导体装置的结构进行详细说明。 0014 图 1 示出了作为本发明的实施例 1 的半导体装置 5 的框图。在半导体装置 5 中， 设置有测试电压施加电路 10、 熔丝电路 20 以及比较回路 30。在测试电压施加电路 10 中， 设置有 n 个数据输出线 Lj（j = 0， 1， n） 。另外， n 是正整数。 0015 测试电压施加电路10根据外部供给的测试开始信号， 在依据测试顺序 （后述） 的定 时， 将各种测试电压 （后述） 施加在数据输出线 Lj

15、 的每一个。此外， 测试电压施加电路 10 在 依据这样的测试顺序的定时， 对比较电路 30 供给促使比较电路 30 执行比较动作的选通信 号 STIN。进而， 测试电压施加电路 10 经由电压供给线 N3 对熔丝电路 20 的数据电压输入端 PV1 施加第 1 电压， 例如， 施加电源电压 VDD， 并且经由电压供给线 N4 对熔丝电路 20 的数据 电压输入端 PV2 供给作为比第 1 电压低的电压的第 2 电压， 例如， 供给接地电位 VSS。以下， 将成为第 1 电压的状态称为 “1” ， 将成为第 2 电压的状态称为 “0” 。 0016 熔丝电路 20 具有以并联方式连接有担负 （

16、n+1） 比特的量的存储元件的 （n+1） 个互 补型熔丝 Fj（j = 0， 1， n） 的结构。互补型熔丝 Fj 由以串联方式连接的 1 对熔丝 FUj 和 FDj（j = 0， 1， n） 构成。即， 熔丝 FUj 和 FDj 各自的一端彼此连接， 其连接点成为该 互补型熔丝 Fj 的输出端 Qj（j = 0， 1， n） 。每个熔丝 FUj 的另一端共同连接到数据电 压输入端 PV1， 每个熔丝 FDj 的另一端共同连接到数据电压输入端 PV2。在熔丝电路 20 中， 每个互补型熔丝 Fj 担负 1 比特的量的数据存储， 通过只切断一对熔丝 FUj、 FDj 中的一方的 熔丝而完成 “

17、0” 或 “1” 的数据存储。例如， 在只切断 FUj 和 FDj 中的 FUj 的情况下，“0” 的 说 明 书 CN 104240770 A 5 3/8 页 6 1 比特的量的数据存储于互补型熔丝 Fj， 在只切断 FUj 和 FDj 中的 FDj 的情况下，“1” 的 1 比特的量的数据存储于互补型熔丝 Fj。存储在 （n+1） 个互补型熔丝 Fj 的 （n+1） 比特的数 据作为熔丝数据 FTj（j = 0， 1， n） 而分别经由上述数据输出线 Lj（j = 0， 1， n） 供给到比较电路 30 以及使用熔丝数据 FTj 的各种电路 （未图示） 。比较电路 30 根据从测试 电压施

18、加电路 10 供给的选通信号 STIN 来判定上述的 （n+1） 比特的熔丝数据 FTj 的值与其 期望值 ETj（j = 0， 1， n） 是否一致， 输出示出该判定结果的测试结果信号 RES。此时， 比较电路 30 在两者一致的情况下， 输出示出熔丝电路 20 是 “合格品” 的测试结果信号 RES， 另一方面， 在两者互不相同的情况下， 输出示出熔丝电路 20 是 “不良” 的测试结果信号 RES。 另外， 期望值 ETj 例如是通过内置移位寄存器 （未图示） 将以并行方式进行外部输入的期望 值比特序列变换为串行方式而得到的。 0017 接着， 对通过上述的测试电压施加电路 10 和比较

19、电路 30 进行的熔丝电路 20 的切 断不良测试进行说明。 0018 测试电压施加电路 10 根据经由外部端子供给的测试开始指令信号， 首先， 进行依 据以下第 1 测试顺序的电压施加动作， 能在期望值是 “0” 的情况下， 对包括处于切断不良的 状态的互补型熔丝 Fj 的熔丝电路 20 进行 “不良” 的判定。 0019 即， 测试电压施加电路 10 经过规定的预充电期间对所有的数据输出线 Lj 施加与 施加在熔丝电路20的数据电压输入端PV1的第1电压相等的电压值的第1测试电压 （例如， VDD） 。通过施加第 1 测试电压， 对形成在半导体上的数据输出线 Lj 和输出端 Qj 所寄生的

20、 寄生电容进行充电， 数据输出线 Lj 上的电压值变得与第 1 测试电压相等。在经过该预充电 期间施加第 1 测试电压之后， 测试电压施加电路 10 停止对所有的数据输出线 Lj 施加电压。 由此， 熔丝电路20将与一对熔丝FUj、 FDj的切断状态相应的电压， 即， 与所写入的数据对应 的电压施加在数据输出线 Lj 上。在这样的状态下， 测试电压施加电路 10 将选通信号 STIN 供给到比较电路 30。根据选通信号 STIN， 比较电路 30 进行熔丝数据 FTj 的值与其期望值 ETj 是否一致的判定。 0020 即， 如果两者一致， 比较电路30就作为在熔丝电路20中正确写入有数据而得

21、到示 出是 “合格品” 的第 1 测试结果， 另一方面， 如果两者不一致， 比较电路 30 就作为在熔丝电 路 20 中未正确写入数据而得到示出是 “不良” 的第 1 测试结果。 0021 在此， 例如， 在互补型熔丝 F0 中正确写入有 “0” 的情况下， 只有该互补型熔丝 F0 中的熔丝 FU0 和 FD0 中的 FU0 被切断。由此， 在互补型熔丝 F0 中， 经由熔丝 FD0 对输出端 Q0 施加第 2 电压 （例如 VSS） 。因而， 互补型熔丝 F0 读出示出与该第 2 电压对应的 “0” 的熔 丝数据 FT0。此外， 在互补型熔丝 F1 中正确写入有 “1” 的情况下， 只有该互

22、补型熔丝 F1 中 的熔丝 FU1 和 FD1 中的 FD1 被切断。由此， 在互补型熔丝 F1 中， 经由熔丝 FU1 对输出端 Q1 施加第 1 电压 （例如 VDD） 。因而， 互补型熔丝 F1 读出示出与该第 1 电压对应的 “1” 的熔丝 数据 FT1。 0022 因而， 如上所述， 如果只有一对熔丝 FUj、 FDj 中的一方的熔丝被切断， 从互补型熔 丝 Fj 读出的熔丝数据 FTj 就变得与期望值 ETj 相同。因而， 比较电路 30 就会得到示出该 互补型熔丝 Fj 是 “合格品” 的第 1 测试结果。 0023 然而， 当产生一对熔丝 FUj、 FDj 这两者都被切断的切断

23、不良时， 互补型熔丝 Fj 的 输出端 Qj 就会变成高阻抗状态， 即， 输出值不稳定在 “0” 和 “1” 中的一方侧的不稳定的状 说 明 书 CN 104240770 A 6 4/8 页 7 态。因而， 当例如在将 “0” 写入到互补型熔丝 Fn 时误将熔丝 FUn 和 FDn 都切断时， 在产品 出库时的测试中， 存在从该互补型熔丝 Fn 偶然读出具有与期望值 ETn 所示的值 “0” 相同的 值的熔丝数据 FTn 的可能。因而， 尽管在互补型熔丝中产生了如上所述的切断不良， 但是， 读出的熔丝数据 FTn 的值与期望值 ET0 所示的值 “0” 相同， 从而做出互补型熔丝 Fn 是 “

24、合 格品” 的错误的判定。 0024 于是， 为了作为数据的写入错误而检测出如上所述的切断不良， 在第 1 测试顺序 中， 在即将进行从熔丝电路 20 读出的熔丝数据 FTj 与期望值 ETj 的比较之前的预充电期 间， 对所有的数据输出线 Lj 施加第 1 电压 （例如 VDD） 。 0025 因而， 在处于一对熔丝 FUn 和 FDn 这两者都被切断的切断不良的状态下的互补型 熔丝 Fn 中， 因为不会经由熔丝对数据输出线 Ln 施加电压， 所以， 在预充电期间之后也将保 持在上述的预充电期间中对数据输出线 Ln 和输出端 Qn 的寄生电容进行充电的第 1 测试电 压的状态。由此， 处于切

25、断不良的状态的互补型熔丝 Fn 在预充电期间之后也将读出作为与 第 1 测试电压对应的数据而示出 “1” 的熔丝数据 FTn。因而， 根据在这样的预充电期间之后 从测试电压施加电路 10 供给的选通信号 STIN， 比较电路 30 根据熔丝数据 FTn 的值 “1” 与 其期望值 ETn 所示的 “0” 不一致而判定该互补型熔丝 Fn 为 “不良” 。 0026 因而， 根据上述的第 1 测试顺序， 在对处于一对熔丝 FUj 和 FDj 这两者都被切断的 切断不良的状态下的互补型熔丝 Fj 的期望值是 “0” 的情况下， 能可靠地进行 “不良” 判定。 0027 接着， 测试电压施加电路 10

26、 进行依据如下所述的第 2 测试顺序的电压施加动作， 能在期望值是 “1” 的情况下， 对包括处于切断不良的状态下的互补型熔丝 Fj 的熔丝电路 20 进行 “不良” 的判定。 0028 即， 测试电压施加电路 10 经过规定的预充电期间对所有的数据输出线 Lj 施加与 施加在熔丝电路 20 的数据电压输入端 PV2 的第 2 电压相等的电压值的第 2 测试电压 （例 如， VSS） 。通过施加第 2 测试电压， 形成在半导体上的数据输出线 Lj 和输出端 Qj 所寄生的 寄生电容进行放电， 数据输出线 Lj 上的电压值变得与第 2 测试电压相等。在经过该预充电 期间施加第 2 测试电压之后，

27、 测试电压施加电路 10 停止对所有的数据输出线 Lj 施加电压。 由此， 熔丝电路 20 在数据输出线 Lj 上施加与一对熔丝 FUj、 FDj 的切断状态相应的电压， 即， 与所写入的数据对应的电压。在这样的状态下， 测试电压施加电路 10 将选通信号 STIN 供给到比较电路 30。根据选通信号 STIN， 比较电路 30 进行熔丝数据 FTj 的值与其期望值 ETj 是否一致的判定。即， 如果两者一致， 比较电路 30 就作为在熔丝电路 20 中正确写入有 数据而得到示出是 “合格品” 的第 2 测试结果， 另一方面， 如果两者不一致， 比较电路 30 就 作为在熔丝电路 20 中未正

28、确写入数据而得到示出是 “不良” 的第 2 测试结果。 0029 在此， 例如， 在互补型熔丝 F0 中正确写入有 “0” 的情况下， 只有该互补型熔丝 F0 中的熔丝 FU0 和 FD0 中的 FU0 被切断。由此， 在互补型熔丝 F0 中， 经由熔丝 FD0 对输出端 Q0 施加第 2 电压 （例如 VSS） 。因而， 互补型熔丝 F0 读出示出与该第 2 电压对应的 “0” 的熔 丝数据 FT0。此外， 在互补型熔丝 F1 中正确写入有 “1” 的情况下， 只有该互补型熔丝 F1 中 的熔丝 FU1 和 FD1 中的 FD1 被切断。由此， 在互补型熔丝 F1 中， 经由熔丝 FU1 对

29、输出端 Q1 施加第 1 电压 （例如 VDD） 。因而， 互补型熔丝 F1 读出示出与该第 1 电压对应的 “1” 的熔丝 数据 FT1。 0030 可是， 在第 2 测试顺序中， 在即将进行从熔丝电路 20 读出的熔丝数据 FTj 与期望 说 明 书 CN 104240770 A 7 5/8 页 8 值 ETj 的比较之前的预充电期间， 对所有的数据输出线 Lj 施加第 2 电压 （例如 VSS） 。 0031 因而， 在处于一对熔丝 FUn 和 FDn 这两者都被切断的切断不良的状态下的互补型 熔丝 Fn 中， 因为不会经由熔丝向数据输出线 Ln 施加电压， 所以， 在预充电期间之后也将

30、保 持在上述的预充电期间对数据输出线 Ln 和输出端 Qn 的寄生电容进行充电的第 2 测试电压 的状态。由此， 处于切断不良的状态下的互补型熔丝 Fn 在预充电期间之后读出作为与第 2 测试电压对应的数据而示出 “0” 的熔丝数据 FTn。因而， 根据在这样的预充电期间之后从测 试电压施加电路 10 供给的选通信号 STIN， 比较电路 30 根据熔丝数据 FTn 的值 “0” 与其期 望值 ETn 所示的 “1” 不一致而判定该互补型熔丝 Fn 为 “不良” 。 0032 因而， 根据上述的第 2 测试顺序， 在对处于一对熔丝 FUj 和 FDj 这两者都被切断的 切断不良的状态下的互补型

31、熔丝 Fj 的期望值是 “1” 的情况下， 能可靠地进行 “不良” 判定。 0033 根据上述的第 1 和第 2 测试顺序， 能对处于一对熔丝 FUj 和 FDj 这两者都被切断 的切断不良的状态下的互补型熔丝 Fj 进行 “不良” 判定。 0034 于是， 比较电路 30 判定在上述第 1 测试顺序中得到的第 1 测试结果和在上述第 2 测试顺序中得到的第 2 测试结果是否都示出与期望值一致， 在两个结果都是一致的情况 下， 作为示出是 “合格品” 的测试结果信号 RES 进行输出， 在任一方的结果示出不一致的情 况下， 作为示出 “不良” 的测试结果信号 RES 进行输出。 0035 实施

32、例 2 图 2 示出了作为本发明的实施例 2 的半导体装置 5 的电路图。在半导体装置 5 中， 设 置有测试电压施加电路 10、 熔丝电路 20 以及比较电路 30。 0036 在测试电压施加电路 10 中， 设置有倒相电路 11 13、 模式切换电路 14、 开关电路 SWj（j = 0， 1， 2， n） 以及作为 P 沟道型的 MOS（Metal Oxide Semiconductor ： 金属氧 化物半导体） 晶体管 （以下， 称为 PMOS 元件） 的 PF。模式切换电路 14 例如根据来自半导体 装置 5 的外部的测试开始指令而输出作为与测试模式的动作对应的电压的模式切换信号 F

33、L、 FH。模式切换信号 FL 经由以串联方式连接的两个倒相电路 11 和 12 送出到电压控制线 N1。模式切换信号 FH 供给到倒相电路 13。倒相电路 13 将使该模式切换信号 FH 反转的反 转信号送出到电压控制线 N2。 0037 在测试电压施加电路 10 中， 设置有分别与上述的数据输出线 Lj 对应的开关电路 SWj。更详细地说， 开关电路 SWj 由作为 PMOS 元件的 PMj（j = 0， 1， 2， n） 和作为 NMOS 元件的 NMj（j = 0， 1， 2， n） 构成。PMj 的栅极与电压控制线 N2 连接， NMj 的栅极与电 压控制线N1连接。 此外， 在PM

34、j的源极施加有电源VDD， 在NMj的源极施加有接地电位VSS。 PMj 的漏极与 NMj 的漏极连接。作为 PMOS 元件的 PF 在其源极施加有电源 VDD， 在栅极施加 有接地电位 VSS。此外， PF 的漏极经由电压供给线 N3 与熔丝电路 30 的数据电压输入端 PV1 连接。此外， 接地电位 VSS 经由电压供给线 N4 施加在数据电压输入端 PV2。 0038 另外， 因为在图 2 中， 熔丝电路 20 和比较电路 30 的结构及其动作与图 1 所示的相 同， 所以省略说明。 0039 接着， 对图 2 所示的结构的动作进行说明。 0040 模式切换电路 14 在上述的第 1 测

35、试顺序中， 首先将模式切换信号 FL 和 FH 都设为 固定为 “0” 的状态。接着， 模式切换电路 14 使模式切换信号 FH 只在如图 3 所示的预充电 期间 TCYC0 的期间为 “1” ， 在接下来的比较待机期间 TCYC1 以后为 “0” 。由此， 因为在预充 说 明 书 CN 104240770 A 8 6/8 页 9 电期间 TCYC0 的期间， 开关电路 SWj 的 PMj 全部变为导通， 所以如图 3 所示， 在所有的数据 输出线 Lj 施加作为第 1 测试电压的电源电压 VDD。另一方面， 因为在比较待机期间 TCYC1 以后， 所有的开关电路 SWj 变为截止， 所以一律

36、不会从测试电压施加电路 10 侧向数据输出 线 Lj 施加电压。然后， 在比较待机期间 TCYC1 之后， 模式切换电路 14 将促使执行比较动作 的选通信号 STIN 供给到比较电路 30。 0041 在上述的第 1 测试顺序中， 实施了检测 “1” 错误的 “1” 错误检测模式， 所谓 “1” 错 误指的是， 虽然期望值是 “0” ， 但是从互补型熔丝 Fj 的输出端却输出 “1” 。 0042 接着， 在第 2 测试顺序中， 模式切换电路 14 首先将模式切换信号 FL 和 FH 都设为 固定为 “0” 的状态。接着， 模式切换电路 14 使模式切换信号 FL 只在如图 4 所示的预充电

37、 期间 TCYC0 的期间为 “1” ， 在接下来的比较待机期间 TCYC1 以后为 “0” 。由此， 因为在预充 电期间 TCYC0 的期间， 开关电路 SWj 的 NMj 全部变为导通， 所以如图 4 所示， 对所有的数据 输出线 Lj 施加作为第 2 测试电压的接地电位 VSS。另一方面， 因为在比较待机期间 TCYC1 以后， 所有的开关电路 SWj 变为截止， 所以一律不会从测试电压施加电路 10 侧向数据输出 线 Lj 施加电压。然后， 在比较待机期间 TCYC1 之后， 模式切换电路 14 将促使执行比较动作 的选通信号 STIN 供给到比较电路 30。 0043 在上述的第 2

38、 测试顺序中， 成为检测 “0” 错误的 “0” 错误检测模式， 所谓 “0” 错误 指的是， 虽然期望值是 “1” ， 但是从互补型熔丝 Fj 的输出端却输出 “0” 。 0044 在此， 在互补型熔丝 Fj 中， 只提取 F0、 F1 以及 Fn 来说明根据第 1 测试顺序的测试 动作。 0045 此时， 设互补型熔丝 F0 处于只有一对熔丝 FU0 和 FD0 中的 FD0 被切断的状态， 即， 数据 “1” 的写入状态， 设互补型熔丝 F1 处于只有一对熔丝 FU1 和 FD1 中的 FU1 被切断的状 态， 即， 数据 “0” 的写入状态。进而， 设互补型熔丝 Fn 处于想要写入数据

39、 “0” 时误将一对熔 丝都切断的切断不良状态。 0046 因此， 熔丝数据 FTj 变为与熔丝的切断相应的值， 即， 熔丝数据 FT0 变为 “1” ， 熔丝 数据FT1变为 “0” 。 因而， 虽然在预充电期间TCYC0的期间， 强制性地使所有的熔丝数据FTj 变为 “1” ， 但是， 在经过比较待机期间TCYC1之后， 熔丝数据FT0和FT1将回到与各自的熔丝 的切断状态相应的值。因而， 当在经过比较待机期间 TCYC1 之后与期望值进行比较时， 将判 定为一致。 0047 但是， 因为关于互补型熔丝 Fn， 其状态是不定的， 所以熔丝数据 FTn 变成不固定为 “0” 和 “1” 的一

40、方的状态。因而， 互补型熔丝 Fn 通过在预充电期间 TCYC0 施加在数据输出 线 Lj 的第 1 测试电压而迁移到保持 “1” 的状态。该保持是根据互补型熔丝 Fn 的输出端 Qn 和数据输出线 Ln 所寄生的电容的充放电进行的。因而， 当在此后的比较待机期间 TCYC1 结 束后比较电路 30 根据从模式切换电路 14 供给的选通信号 STIN 对熔丝数据 FTj 与期望值 进行比较时， 虽然关于熔丝数据 FT0 和 FT1 与各自的期望值一致， 但是， 熔丝数据 FTn 保持 “1” ， 与期望值 “0” 不一致。因而， 比较电路 30 的测试结果信号 RES 示出 “不良” ， 能作

41、为熔 丝的切断不良而避免出库。 0048 接着， 在互补型熔丝 Fj 中， 只提取 F0、 F1 以及 Fn 来说明根据第 2 测试顺序的测试 动作。 0049 此时， 设互补型熔丝 F0 处于只有一对熔丝 FU0 和 FD0 中的 FD0 被切断的状态， 即， 说 明 书 CN 104240770 A 9 7/8 页 10 数据 “1” 的写入状态， 设互补型熔丝 F1 处于只有一对熔丝 FU1 和 FD1 中的 FU1 被切断的状 态， 即， 数据 “0” 的写入状态。进而， 设互补型熔丝 Fn 处于想要写入数据 “1” 时误将一对熔 丝都切断的切断不良状态。 0050 因此， 熔丝数据

42、FTj 变为与熔丝的切断相应的值， 即， 熔丝数据 FT0 变为 “1” ， 熔丝 数据FT1变为 “0” 。 因而， 虽然在预充电期间TCYC0的期间， 强制性地使所有的熔丝数据FTj 变为 “0” ， 但是， 在经过比较待机期间TCYC1之后， 熔丝数据FT0和FT1将回到与各自的熔丝 的切断状态相应的值。因而， 当在经过比较待机期间 TCYC1 之后与期望值进行比较时， 将判 定为一致。 0051 但是， 关于互补型熔丝 Fn， 因为其状态是不定的， 所以变成熔丝数据 FTn 不固定为 “0” 和 “1” 的一方的状态。因而， 互补型熔丝 Fn 通过在预充电期间 TCYC0 施加在数据输

43、出 线 Lj 的第 2 测试电压而迁移到保持 “0” 的状态。因而， 当在此后的比较待机期间 TCYC1 结 束后比较电路 30 根据从模式切换电路 14 供给的选通信号 STIN 对熔丝数据 FTj 与期望值 进行比较时， 虽然关于熔丝数据 FT0 和 FT1， 与各自的期望值一致， 但是， 熔丝数据 FTn 保持 “0” ， 与期望值 “1” 不一致。因而， 比较电路 30 的测试结果信号 RES 示出 “不良” ， 能作为熔 丝的切断不良而避免出库。 0052 然后， 比较电路 30 判定在上述第 1 测试顺序中得到的测试结果和在上述第 2 测试 顺序中得到的测试结果是否都示出与期望值一

44、致， 在两个结果都一致的情况下， 作为示出 “合格品” 的测试结果信号 RES 进行输出， 在任一方的结果示出不一致的情况下， 作为示出 “不良” 的测试结果信号 RES 进行输出。 0053 另外， 在上述实施例中， 在预充电期间 TCYC0 的期间， 开关电路 SWj 对数据输出线 Lj 施加了电源电位 VDD（ “1” 错误检测模式的情况） 或接地电位 VSS（ “0” 错误检测模式的 情况） 。因为在 “1” 错误检测模式的情况下 PMj 导通， 所以根据互补型熔丝的切断， 有可能 经由 PMj 和熔丝 FDj 流过不需要的贯通电流。在实施例 2 中， 经由 PM0 和熔丝 FD0 流

45、过不 需要的贯穿电流。此外， 因为在 “0” 错误检测模式的情况下 NMj 导通， 所以根据互补型熔丝 的切断， 有可能经由熔丝 FUj、 PMOS 元件 PF 流过不需要的贯通电流。在实施例 2 中， 经由熔 丝 FU1、 PMOS 元件 PF 流过不需要的贯穿电流。在图 5 示出为了削减该不需要的贯穿电流而 实施了对策的例子。 0054 在图 5 中， 相对于图 2 的实施例， 不同点如下。作为测试电压施加电路 10 的 PMOS 元件的 PF 的栅极与电压控制线 N1 连接。此外， 作为 N 沟道 MOS 元件 （以下， 称为 NMOS 元 件） 的 NF 的漏极经由电压供给线 N4 与

46、数据电压输入端 PV2 连接， 其源极接地。由此， 当变 为预充电期间 TCYC0 时， 在 “1” 错误检测模式中， 虽然 PMj 导通， 但是 NF 截止， 因此， 不会经 由 PMj 和 NF 流过不需要的贯穿电流。此外， 在 “0” 错误检测模式中， 虽然 NMj 导通， 但是 PF 截止， 因此， 不会经由 PF 和熔丝 FUj 流过不需要的贯穿电流。在本实施例的情况下， 与前述 的实施例相比， 因为不会流过不需要的电流， 所以， 能期待削减功耗的效果。 0055 另外， 关于上述的施加第 1 或第 2 测试电压期间， 即， 预充电期间 TCYC0， 只要是比 如下情况下的时间长的时

47、间即可， 该情况是， 该测试电压对处于互补型熔丝 Fj 的输出端 Qj 的寄生电容进行充电或放电， 直至熔丝数据 FTj 变为稳定的电压。 0056 此外， 在上述实施例中， 关于从停止施加第 1 或第 2 测试电压到由比较电路 30 进 行的比较动作开始为止的期间， 即， 比较待机期间 TCYC1， 只要是比如下情况下的时间长的 说 明 书 CN 104240770 A 10 8/8 页 11 时间即可， 该情况是， 在由测试电压施加电路10施加测试电压后， 直至熔丝数据FTj稳定地 返回到与该熔丝的切断状态对应的状态。 0057 此外， 作为在上述实施例中使用的熔丝， 例如， 除了铜、 多

48、晶硅等以外， 还可以采用 齐纳击穿熔丝 （Zener zap fuse） 。 0058 此外， 根据上述实施例， 不仅是熔丝 FUj 和 FDj 都被切断的状态， 对于某一方的熔 丝未被确切地切断的情况下的不良、 FUj 和 FDj 都未被切断的情况下的不良， 也能将其判定 为 “不良” 。 0059 此外， 在上述实施例中， 虽然通过由比较电路 30 进行熔丝数据 FTj 与期望值 ETj 的比较来判定熔丝电路 20 是否为合格品， 但是， 关于如上所述的切断不良， 即使不实施与 期望值 ETj 的比较， 也能对其进行检测。 0060 例如， 通过判定实施依据第 1 测试顺序 （图 3） 的

49、测试而得到的熔丝数据 FTj 的值 与实施依据第 2 测试顺序 （图 4） 的测试而得到的熔丝数据 FTj 的值是否一致， 从而检测切 断不良。即， 因为在产生切断不良的情况下熔丝数据 FTj 会保持在预充电期间 TCYC0 施加 的电压值， 所以， 能根据在施加电压不同的第 1 和第 2 测试顺序中得到的熔丝数据 FTj 彼此 不同来判断发生了切断不良。 0061 如上所述， 在本发明的半导体装置 5 中， 以如下方式对互补型熔丝 F 进行测试， 该 互补型熔丝 F 包括 ： 在一端施加第 1 电压 VDD， 而且其另一端成为输出端 Q 的第 1 熔丝 FU ； 以及在一端施加第 2 电压 VSS， 其另一端与上述输出端连接的第 2 熔丝 FD。即， 在对互补型 熔丝的输出端 Q 施加具有第 1 电压或所述第 2 电压的测试电压之后， 在停止施加该测试电 压的状态下， 判定来自互补型熔丝的输出端的输出数据与期望值是否一致， 将该判定结果 作为测试结果进行输出。根据这样的测试，