具有U形隧穿层基极的栅绝缘隧穿凹槽双极晶体管.pdf

1、(10)申请公布号 (43)申请公布日 (21)申请号 201410747342.X (22)申请日 2014.12.08 H01L 29/735(2006.01) H01L 29/10(2006.01) H01L 21/331(2006.01) (71)申请人 沈阳工业大学 地址 110870 辽宁省沈阳市经济技术开发区 沈辽西路 111 号 (72)发明人 刘溪 靳晓诗 (74)专利代理机构 沈阳智龙专利事务所 ( 普通 合伙 ) 21115 代理人 宋铁军 周楠 (54) 发明名称 具有 U 形隧穿层基极的栅绝缘隧穿凹槽双极 晶体管 (57) 摘要 本发明涉及一种具有 U 形隧穿层基极的

2、栅绝 缘隧穿凹槽双极晶体管， 对比同尺寸 MOSFETs 或 隧穿场效应晶体管， 利用隧穿绝缘层阻抗与其内 部场强间极为敏感的相互关系实现优秀的开关特 性 ； 利用栅绝缘隧穿电流作为引发发射集电流的 驱动电流， 实现了更高的正向导通特性 ； 利用发 射区、 基区和集电区所形成的凹槽形几何特征， 对 比于普通平面结构， 避免了发射区、 基区和集电区 沿水平方向依次排列， 因此节省了芯片面积， 可以 实现更高的集成度。另外本发明还提出了一种具 有 U 形隧穿层基极的栅绝缘隧穿凹槽双极晶体管 的具体制造方法。该晶体管显著改善了纳米级集 成电路单元的工作特性， 适用于推广应用。 (51)Int.Cl.

3、 (19)中华人民共和国国家知识产权局 (12)发明专利申请 权利要求书2页 说明书6页 附图6页 (10)申请公布号 CN 104465731 A (43)申请公布日 2015.03.25 CN 104465731 A 1/2 页 2 1.具有 U 形隧穿层基极的栅绝缘隧穿凹槽双极晶体管， 其特征在于 ： 采用只包含单晶 硅衬底 (1) 的体硅晶圆作为生成器件衬底， 或采用同时包含单晶硅衬底 (1) 和晶圆绝缘层 (2) 的 SOI 晶圆作为生成器件的衬底 ； 基区 (4) 位于体硅晶圆的单晶硅衬底 (1) 或 SOI 晶 圆的晶圆绝缘层 (2) 的上方， 并具有凹槽 ； 发射区 (3) 和

4、集电区 (5) 分别位于基区 (4) 凹槽 上端的两侧 ； 发射极 (9) 位于发射区 (3) 的上方 ； 集电极 (10) 位于集电区 (5) 的上方 ； U 形 导电层 (6) 位于基区 (4) 所形成的凹槽内壁， 具有英文大写字母 “U” 形结构， 被基区 (4) 三 面包围 ； U 形隧穿绝缘层 (7) 位于 U 形导电层 (6) 的内壁， 具有英文大写字母 “U” 形结构， 并被U形导电层(6)三面包围 ； 栅电极(8)位于U形隧穿绝缘层(7)内壁底部的上方 ； 阻挡 绝缘层 (11) 位于具有 U 形隧穿层基极的栅绝缘隧穿凹槽双极晶体管单元之间和单个具有 U 形隧穿层基极的栅绝缘隧

5、穿凹槽双极晶体管的上方。 2.根据权利要求 1 所述的具有 U 形隧穿层基极的栅绝缘隧穿凹槽双极晶体管， 其特征 在于 ： 栅电极 (8) 与发射区 (3) 和发射极 (9) 之间通过阻挡绝缘层 (11) 隔离 ； 栅电极 (8) 与集电区 (5) 和集电极 (10) 之间通过阻挡绝缘层 (11) 隔离 ； 相邻的基区 (4) 之间通过阻 挡绝缘层(11)隔离 ； 相邻的发射区(3)与集电区(5)之间通过阻挡绝缘层(11)隔离 ； 相邻 的发射极 (9) 与集电极 (10) 之间通过阻挡绝缘层 (11) 隔离。 3.根据权利要求 1 所述的具有 U 形隧穿层基极的栅绝缘隧穿凹槽双极晶体管， 其

6、特征 在于 ： 由发射区 (3)、 基区 (4) 和集电区 (5) 组成凹槽。 4.根据权利要求 1 所述的具有 U 形隧穿层基极的栅绝缘隧穿凹槽双极晶体管， 其特征 在于 ： 基区 (4) 的凹槽两侧的顶部要高于 U 形隧穿绝缘层 (7) 以及 U 形导电层 (6) 两侧顶 部。 5.根据权利要求 1 所述的具有 U 形隧穿层基极的栅绝缘隧穿凹槽双极晶体管， 其特征 在于 ： U 形隧穿绝缘层 (7) 为用于产生栅电极隧穿电流的绝缘材料层， 其内壁与栅电极 (8) 相互接触， 其外壁与 U 形导电层 (6) 相互接触。 6.根据权利要求 1 所述的具有 U 形隧穿层基极的栅绝缘隧穿凹槽双极晶

7、体管， 其特征 在于 ： U 形导电层 (6) 的外壁与基区 (4) 形成欧姆接触， U 形导电层 (6) 是金属材料或者是 同基区 (4) 具有相同杂质类型的、 且掺杂浓度大于 1019每立方厘米的半导体材料。 7.根据权利要求 1 所述的具有 U 形隧穿层基极的栅绝缘隧穿凹槽双极晶体管， 其特征 在于 ： U 形导电层 (6) 实质为具有 U 形隧穿层基极的栅绝缘隧穿凹槽双极晶体管的浮动基 极， 当 U 形隧穿绝缘层 (7) 发生隧穿时， 电流从栅电极 (8) 经 U 形隧穿绝缘层 (7) 流动到 U 形导电层 (6)， 并为基区 (4) 供电。 8.根据权利要求 1 所述的具有 U 形隧

8、穿层基极的栅绝缘隧穿凹槽双极晶体管， 其特征 在于 ： 栅电极(8)是控制U形隧穿绝缘层(7)产生隧穿效应的电极， 是控制器件开启和关断 的电极， 并与 U 形导电层 (6) 和 U 形隧穿绝缘层 (7) 共同构成 U 形隧穿层基极。 9.根据权利要求 1 所述的具有 U 形隧穿层基极的栅绝缘隧穿凹槽双极晶体管， 其特征 在于 ： 发射区 (3) 与基区 (4) 之间、 集电区 (5) 与基区 (4) 之间具有相反杂质类型， 且发射 区 (3) 与发射极 (9) 之间形成欧姆接触， 集电区 (3) 与集电极 (10) 之间形成欧姆接触。 10.一种如权利要求 1 所述的具有 U 形隧穿层基极的

9、栅绝缘隧穿凹槽双极晶体管的制 造方法， 其特征在于 ： 该工艺步骤如下 ： 步骤一、 提供一个 SOI 晶圆， SOI 晶圆的下方为 SOI 晶圆的单晶硅衬底 (1)， SOI 晶圆的 权 利 要 求 书 CN 104465731 A 2 2/2 页 3 中间为晶圆绝缘层 (2)， 对 SOI 晶圆上方的单晶硅薄膜进行离子注入， 形成杂质层 ； 步骤二、 提供一个 SOI 晶圆， SOI 晶圆的下方为 SOI 晶圆的单晶硅衬底 (1)， SOI 晶圆的 中间为晶圆绝缘层 (2)， 对 SOI 晶圆上方的单晶硅薄膜再次进行离子注入， 在单晶硅薄膜的 顶部形成与步骤一中的杂质类型相反的、 浓度不低

10、于 1019每立方厘米的重掺杂区 ； 步骤三、 通过光刻、 刻蚀工艺在所提供的 SOI 晶圆上形成长方体状单晶硅孤岛阵列区 域 ； 步骤四、 在晶圆上方淀积绝缘介质后抛平表面， 初步形成阻挡绝缘层 (11) ； 步骤五、 通过刻蚀工艺， 在基区单晶硅薄膜上刻蚀出凹槽状区域， 其中凹槽的顶部两侧 的重掺杂区分别为发射区 (3) 和集电区 (5)， 剩余部分为基区 (4) ； 步骤六、 在晶圆上方淀积金属或具有和基区 (4) 相同杂质类型的重掺杂的多晶硅， 使 步骤五中由发射区 (3)、 集电区 (5) 和基区 (4) 所形成的凹槽内部完全被填充， 再将表面平 坦化至露出发射区 (3) 和集电区

11、(5)， 初步形成 U 形导电层 (6) ； 步骤七、 通过刻蚀工艺， 对步骤六中所淀积的金属或具有和基区 (4) 相同杂质类型的 重掺杂的多晶硅进行刻蚀， 进一步形成具有 U 形几何特征的 U 形导电层 (6) ； 步骤八、 在晶圆上方淀积隧穿绝缘层介质， 使步骤七中所形成的U形导电层(6)的内壁 三面所包围的区域完全被填充， 再将表面平坦化至露出 U 形导电层 (6)， 初步形成隧穿绝缘 层 (7) ； 步骤九、 通过刻蚀工艺， 对步骤八中所淀积的隧穿绝缘层介质进行刻蚀， 进一步形成具 有 U 形几何特征的 U 形隧穿绝缘层 (7) ； 步骤十、 在晶圆上方淀积金属材料或重掺杂多晶硅， 使

12、步骤九中所形成的 U 形隧穿绝 缘层 (7) 的内壁三面所包围的区域完全被填充， 再将表面平坦化至露出发射区 (3)、 集电区 (5)、 U 形导电层 (6) 以及 U 形隧穿绝缘层 (7) 的顶部， 形成栅电极 (8) ； 步骤十一、 在晶圆上方通过刻蚀工艺刻蚀掉 U 形导电层 (6) 两侧上方部分， 使 U 形导电 层 (6) 的两侧顶部低于基区 (4) 两侧的顶部， 进一步形成 U 形导电层 (6) ； 步骤十二、 在晶圆上方淀积绝缘介质层， 再将表面平坦化至露出发射区 (3)、 集电区 (5)、 U 形隧穿绝缘层 (7) 以及栅电极 (8) 的顶部， 进一步形成阻挡绝缘层 (11) ；

13、 步骤十三、 在晶圆上方通过刻蚀工艺刻蚀掉 U 形隧穿绝缘层 (7) 两侧上方部分， 使 U 形 隧穿绝缘层 (7) 的两侧顶部低于基区 (4) 两侧的顶部， 进一步形成 U 形隧穿绝缘层 (7) ； 步骤十四、 在晶圆上方淀积绝缘介质层， 使步骤十三中的U形隧穿绝缘层(7)被刻蚀掉 的部分完全被绝缘介质层填充， 再将表面进行平坦化处理， 进一步形成阻挡绝缘层 (11) ； 步骤十五、 在位于发射区 (3) 和集电区 (5) 的上方的阻挡绝缘层 (11) 内部刻蚀出用于 形成发射极(9)和集电极(10)的通孔， 并在晶圆上表面淀积金属层， 使通孔被金属填充， 再 对金属层进行刻蚀， 形成发射极

14、 (9) 和集电极 (10)。 权 利 要 求 书 CN 104465731 A 3 1/6 页 4 具有 U 形隧穿层基极的栅绝缘隧穿凹槽双极晶体管 技术领域 ： 0001 本发明涉及超大规模集成电路制造领域， 涉及一种适用于高性能超高集成度集成 电路制造的具有 U 形隧穿层基极的栅绝缘隧穿凹槽双极晶体管。 背景技术 ： 0002 当前， 集成电路的基本单元 MOSFETs 器件沟道长度的不断缩短导致了器件开关特 性的明显下降。 具体表现为亚阈值摆幅随着沟道长度的减小而增大、 静态功耗明显增加。 虽 然通过改善栅电极结构的方式可使这种器件性能的退化有所缓解， 但当器件尺寸进一步缩 减时， 器

15、件的开关特性会重新恶化。 0003 隧穿场效应晶体管(TFETs),对比于MOSFETs器件， 虽然其平均亚阈值摆幅有所提 升， 然而其正向导通电流过小， 虽然通过引入化合物半导体、 锗化硅或锗等禁带宽度更窄的 材料来生成为隧穿场效应晶体管的隧穿部分可增大隧穿几率以提升转移特性， 但增加了工 艺难度。 此外， 采用高介电常数绝缘材料作为栅极与衬底之间的绝缘介质层， 虽然能够改善 栅极对沟道电场分布的控制能力， 却不能从本质上提高硅材料的隧穿几率， 因此对于隧穿 场效应晶体管的转移特性改善很有限。 发明内容 ： 0004 发明目的 0005 为在兼容现有基于硅工艺技术的前提下显著提升纳米级集成电

16、路基本单元器件 的开关特性， 确保器件在降低亚阈值摆幅的同时具有良好的正向电流导通特性， 本发明提 供一种适用于高性能、 高集成度集成电路制造的具有 U 形隧穿层基极的栅绝缘隧穿凹槽双 极晶体管。 0006 技术方案 0007 本发明是通过以下技术方案来实现的 ： 0008 具有 U 形隧穿层基极的栅绝缘隧穿凹槽双极晶体管， 采用只包含单晶硅衬底 1 的 体硅晶圆作为生成器件衬底， 或采用同时包含单晶硅衬底 1 和晶圆绝缘层 2 的 SOI 晶圆作 为生成器件的衬底 ； 基区 4 位于体硅晶圆的单晶硅衬底 1 或 SOI 晶圆的晶圆绝缘层 2 的上 方， 并具有凹槽形特征 ； 发射区 3 和集

17、电区 5 分别位于基区 4 凹槽上端的两侧 ； 发射极 9 位于发射区 3 的上方 ； 集电极 10 位于集电区 5 的上方 ； U 形导电层 6 位于基区 4 所形成的 凹槽内壁， 具有英文大写字母 “U” 形结构特征， 被基区 4 三面包围 ； U 形隧穿绝缘层 7 位于 U 形导电层 6 的内壁， 同样具有英文大写字母 “U” 形结构特征， 并被 U 形导电层 6 三面包围 ； 栅电极 8 位于 U 形隧穿绝缘层 7 内壁底部的上方 ； 阻挡绝缘层 11 位于器件单元之间和各电 极之间， 对各器件单元之间和各电极之间起隔离作用。 0009 栅电极 8 与发射区 3 和发射极 9 之间通过

18、阻挡绝缘层 11 隔离 ； 栅电极 8 与集电区 5 和集电极 10 之间通过阻挡绝缘层 11 隔离 ； 相邻的基区 4 之间通过阻挡绝缘层 11 隔离 ； 相邻的发射区 3 与集电区 5 之间通过阻挡绝缘层 11 隔离 ； 相邻的发射极 9 与集电极 10 之 说 明 书 CN 104465731 A 4 2/6 页 5 间通过阻挡绝缘层 11 隔离。 0010 为达到本发明所述的器件功能， 本发明提出具有 U 形隧穿层基极的栅绝缘隧穿凹 槽双极晶体管， 其核心结构特征为 ： 0011 由发射区3、 基区4和集电区5组成凹槽形特征， 且基区4自身也具有凹槽形特征 ； 0012 基区 4 的凹

19、槽两侧的顶部要高于 U 形隧穿绝缘层 7 以及 U 形导电层 6 两侧顶部 ； 0013 U 形隧穿绝缘层 7 为用于产生栅电极隧穿电流的绝缘材料层， 其内壁与栅 电极 8 相互接触， 其外壁与 U 形导电层 6 相互接触。 0014 U 形导电层 6 的外壁与基区 4 形成欧姆接触， 是金属材料， 或者是同基区 4 具有相 同杂质类型的、 且掺杂浓度大于 1019每立方厘米的半导体材料。 0015 U 形导电层 6 实质为具有 U 形隧穿层基极的栅绝缘隧穿凹槽双极晶体管的浮动基 极， 当 U 形隧穿绝缘层 7 发生隧穿时， 电流从栅电极 8 经 U 形隧穿绝缘层 7 流动到 U 形导电 层

20、6， 并为基区 4 供电 ； 0016 栅电极 8 是控制 U 形隧穿绝缘层 7 产生隧穿效应的电极， 是控制器件开启和关断 的电极， 并与 U 形导电层 6 和 U 形隧穿绝缘层 7 共同构成 U 形隧穿层基极。 0017 发射区 3 与基区 4 之间、 集电区 5 与基区 4 之间具有相反杂质类型、 且发射区 3 与 发射极 9 之间形成欧姆接触、 集电区 3 与集电极 10 之间形成欧姆接触。 0018 具有 U 形隧穿层基极的栅绝缘隧穿凹槽双极晶体管， 以 N 型为例， 发射区 3、 基区 4 和集电区 5 分别为 N 区、 P 区和 N 区， 其具体的工作原理为 ： 当集电极 10

21、正偏， 且栅电极 8 处于低电位时， 栅电极 8 与 U 形导电层 6 之间没有形成足够的电势差， 此时 U 形隧穿绝缘层 7 处于高阻状态， 没有明显隧穿电流通过， 因此使得基区 4 和发射区 3 之间无法形成足够大 的基区电流来驱动具有 U 形隧穿层基极的栅绝缘隧穿凹槽双极晶体管， 即器件处于关断状 态 ； 随着栅电极 8 电压的逐渐升高， 栅电极 8 与 U 形导电层 6 之间的电势差逐渐增大， 使得 位于栅电极 8 与 U 形导电层 6 之间隧穿绝缘层 7 内的电场强度也随之逐渐增大， 当 U 形隧 穿绝缘层 7 内的电场强度位于临界值以下时， U 形隧穿绝缘层 7 依然保持良好的高阻

22、状态， 栅电极和发射极之间的电势差几乎完全降在 U 形隧穿绝缘层 7 的内壁和外壁两侧之间， 也 就使得基区和发射区之间的电势差极小， 因此基区几乎没有电流流过， 器件也因此保持良 好的关断状态， 而当 U 形隧穿绝缘 层 7 内的电场强度位于临界值以上时， U 形隧穿绝缘层 7 会由于隧穿效应而产生明显的隧穿电流， 并且隧穿电流则会随着栅电极 8 电势的增大以极 快的速度陡峭上升， 这就使得 U 形隧穿绝缘层 7 在栅电极极短的电势变化区间内由高阻态 迅速转换为低阻态， 当隧穿绝缘层 7 处于低阻态， 此时隧穿绝缘层 7 在栅电极 8 和 U 形导电 层 6 之间所形成的电阻要远小于 U 形

23、导电层 6 和发射极 3 之间所形成的电阻， 这就使得基 区 4 和发射区 3 之间形成了足够大的正偏电压， 并且在隧穿效应的作用下， 在 U 形隧穿绝缘 层 7 的内壁和外壁之间产生大量电流移动， U 形导电层 6 作为具有 U 形隧穿层基极的栅绝 缘隧穿凹槽双极晶体管的浮动基极， 当 U 形隧穿绝缘层 7 发生隧穿时， 电流从栅电极 8 经 U 形隧穿绝缘层 7 流动到 U 形导电层 6， 并为基区 4 供电 ； 因此使得基区 4 和发射区 3 之间形 成了足够大的基区电流来驱动具有 U 形隧穿层基极的栅绝缘隧穿凹槽双极晶体管， 即器件 处于开启状态。 0019 优点及效果 0020 本发

24、明具有如下优点及有益效果 ： 说 明 书 CN 104465731 A 5 3/6 页 6 0021 1. 优秀的开关特性 0022 具有 U 形隧穿层基极的栅绝缘隧穿凹槽双极晶体管， 利用隧穿绝缘层阻抗与隧穿 绝缘层内电场强度之间极为敏感的相互关系， 通过对 U 形隧穿绝缘层 7 选取适当的隧道绝 缘材料， 并对 U 形隧穿绝缘层 7 的侧壁高度、 侧壁及底部厚度进行适当调节， 就可以使 U 形 隧穿绝缘层 7 在极小的栅电极电势变化区间内实现高阻态和低阻态之间的转换， 可以实现 更优秀的开关特性。 0023 2. 高正向导通电流 0024 具有 U 形隧穿层基极的栅绝缘隧穿凹槽双极晶体管，

25、 隧穿电流通过 U 形导电层 6 流向基区， 作为引发发射集流出的大量电子电流的驱动电流， 与普通隧 穿场效应晶体管只 是利用少量的半导体带间隧穿电流作为器件的导通电流相比， 具有更好的正向电流导通特 性， 基于上述原因， 对比于普通结构的 MOSFETs、 隧穿场效应晶体管或普通的双极晶体管， 具 有 U 形隧穿层基极的栅绝缘隧穿凹槽双极晶体管， 可以实现更高的正向导通电流。 0025 3. 高集成度 0026 具有 U 形隧穿层基极的栅绝缘隧穿凹槽双极晶体管， 基区 4 具有凹槽形状的几何 特征， 发射区 3 和集电区 5 形成于基区 4 凹槽两侧的上方， 对比于普通平面结构， 具有 U

26、形 隧穿层基极的栅绝缘隧穿凹槽双极晶体管， 避免了发射区 3、 基区 4 和集电区 5 沿水平方向 依次排列， 因此节省了芯片面积， 可以实现更高的集成度。 附图说明 0027 图 1 为本发明具有 U 形隧穿层基极的栅绝缘隧穿凹槽双极晶体管在 SOI 衬底上形 成的二维结构示意图 ； 0028 图 2 是步骤一示意图， 0029 图 3 是步骤二示意图， 0030 图 4 是步骤三示意图， 0031 图 5 是步骤四示意图， 0032 图 6 是步骤五示意图， 0033 图 7 是步骤六示意图， 0034 图 8 是步骤七示意图， 0035 图 9 是步骤八示意图， 0036 图 10 是步

27、骤九示意图， 0037 图 11 是步骤十示意图， 0038 图 12 是步骤十一示意图， 0039 图 13 是步骤十二示意图， 0040 图 14 是步骤十三示意图， 0041 图 15 是步骤十四示意图， 0042 图 16 是步骤十五示意图。 0043 附图标记说明 ： 0044 1、 单晶硅衬底 ； 2、 晶圆绝缘层 ； 3、 发射区 ； 4、 基区 ； 5、 集电区 ； 6、 U 形导电层 ； 7、 U 形隧穿绝缘层 ； 8、 栅电极 ； 9、 发射极 ； 10、 集电极 ； 11、 阻挡绝缘层。 说 明 书 CN 104465731 A 6 4/6 页 7 具体实施方式 0045

28、 下面结合附图对本发明做进一步的说明 ： 0046 如图 1 为本发明具有 U 形隧穿层基极的栅绝缘隧穿凹槽双极晶体管在 SOI 衬底上 形成的二维结构示意图 ； 具体包括单晶硅衬底 1 ； 晶圆绝缘层 2 ； 发射区 3 ； 基区 4 ； 集电区 5 ； U 形导电层 6 ； U 形隧穿绝缘层 7 ； 栅电极 8 ； 发射极 9 ； 集电极 10 ； 阻挡绝缘层 11。 0047 具有 U 形隧穿层基极的栅绝缘隧穿凹槽双极晶体管， 采用只包含单晶硅衬底 1 的 体硅晶圆作为生成器件衬底， 或采用同时包含单晶硅衬底 1 和晶圆绝缘层 2 的 SOI 晶圆作 为生成器件的衬底 ； 基区 4 位于

29、体硅晶圆的单晶硅衬底 1 或 SOI 晶圆的晶圆绝缘层 2 的上 方， 并具有凹槽形特征 ； 发射区 3 和集电区 5 分别位于基区 4 凹槽上端的两侧 ； 发射极 9 位于发射区 3 的上方 ； 集电极 10 位于集电区 5 的上方 ； U 形导电层 6 位于基区 4 所形成的 凹槽内壁， 具有英文大写字母 “U” 形结构特征， 被基区 4 三面包围 ； U 形隧穿绝缘层 7 位于 U 形导电层 6 的内壁， 同样具有英文大写字母 “U” 形结构特征， 并被 U 形导电层 6 三面包 围 ； 栅电极 8 位于 U 形隧穿绝缘层 7 内壁底部的上方 ； 阻挡绝缘层 11 位于器件单元之间和各电

30、 极之间， 对各器件单元之间和各电极之间起隔离作用。 0048 为达到本发明所述的器件功能， 本发明提出具有 U 形隧穿层基极的栅绝缘隧穿凹 槽双极晶体管， 其核心结构特征为 ： 0049 由发射区3、 基区4和集电区5组成凹槽形特征， 且基区4自身也具有凹槽形特征 ； 0050 基区 4 的凹槽两侧的顶部要高于 U 形隧穿绝缘层 7 以及 U 形导电层 6 两侧顶部 ； 0051 U形隧穿绝缘层7为用于产生栅电极隧穿电流的绝缘材料层， 其内壁与栅电极8相 互接触， 其外壁与 U 形导电层 6 相互接触。 0052 U 形导电层 6 的外壁与基区 4 形成欧姆接触， 是金属材料， 或者是同基区

31、 4 具有相 同杂质类型的、 且掺杂浓度大于 1019每立方厘米的半导体材料。 0053 U 形导电层 6 实质为具有 U 形隧穿层基极的栅绝缘隧穿凹槽双极晶体管的浮动基 极， 当 U 形隧穿绝缘层 7 发生隧穿时， 电流从栅电极 8 经 U 形隧穿绝缘层 7 流动到 U 形导电 层 6， 并为基区 4 供电 ； 0054 栅电极 8 是控制 U 形隧穿绝缘层 7 产生隧穿效应的电极， 是控制器件开启和关断 的电极， 并与 U 形导电层 6 和 U 形隧穿绝缘层 7 共同构成 U 形隧穿层基极。 0055 发射区 3 与基区 4 之间、 集电区 5 与基区 4 之间具有相反杂质类型、 且发射区

32、 3 与 发射极 9 之间形成欧姆接触、 集电区 3 与集电极 10 之间形成欧姆接触。 0056 具有 U 形隧穿层基极的栅绝缘隧穿凹槽双极晶体管， 以 N 型为例， 发射区 3、 基区 4 和集电区5分别为N区、 P区和N区， 其具体的工作原理为 ： 当集电极10正偏， 且栅电极8处 于低电位时， 栅电极 8 与 U 形导电层 6 之间没有形成 足够的电势差， 此时 U 形隧穿绝缘层 7 处于高阻状态， 没有明显隧穿电流通过， 因此使得基区 4 和发射区 3 之间无法形成足够大 的基区电流来驱动具有 U 形隧穿层基极的栅绝缘隧穿凹槽双极晶体管， 即器件处于关断状 态 ； 随着栅电极 8 电

33、压的逐渐升高， 栅电极 8 与 U 形导电层 6 之间的电势差逐渐增大， 使得 位于栅电极 8 与 U 形导电层 6 之间隧穿绝缘层 7 内的电场强度也随之逐渐增大， 当 U 形隧 穿绝缘层 7 内的电场强度位于临界值以下时， U 形隧穿绝缘层 7 依然保持良好的高阻状态， 栅电极和发射极之间的电势差几乎完全降在 U 形隧穿绝缘层 7 的内壁和外壁两侧之间， 也 说 明 书 CN 104465731 A 7 5/6 页 8 就使得基区和发射区之间的电势差极小， 因此基区几乎没有电流流过， 器件也因此保持良 好的关断状态， 而当 U 形隧穿绝缘层 7 内的电场强度位于临界值以上时， U 形隧穿绝

34、缘层 7 会由于隧穿效应而产生明显的隧穿电流， 并且隧穿电流则会随着栅电极 8 电势的增大以极 快的速度陡峭上升， 这就使得 U 形隧穿绝缘层 7 在栅电极极短的电势变化区间内由高阻态 迅速转换为低阻态， 当隧穿绝缘层 7 处于低阻态， 此时隧穿绝缘层 7 在栅电极 8 和 U 形导电 层 6 之间所形成的电阻要远小于 U 形导电层 6 和发射极 3 之间所形成的电阻， 这就使得基 区 4 和发射区 3 之间形成了足够大的正偏电压， 并且在隧穿效应的作用下， 在 U 形隧穿绝缘 层 7 的内壁和外壁之间产生大量电流移动， U 形导电层 6 作为具有 U 形隧穿层基极的栅绝 缘隧穿凹槽双极晶体管

35、的浮动基极， 当 U 形隧穿绝缘层 7 发生隧穿时， 电流从栅电极 8 经 U 形隧穿绝缘层 7 流动到 U 形导电层 6， 并为基区 4 供电 ； 因此使得基区 4 和发射区 3 之间形 成了足够大的基区电流来驱动具有 U 形隧穿层基极的栅绝缘隧穿凹槽双极晶体管， 即器件 处于开启状态 ； 0057 具有 U 形隧穿层基极的栅绝缘隧穿凹槽双极晶体管， 利用隧穿绝缘层阻抗与隧穿 绝缘层内电场强度之间极为敏感的相互关系， 通过对 U 形隧穿绝缘层 7 选取适当的隧道绝 缘材料， 并对 U 形隧穿绝缘层 7 的侧壁高度、 侧壁及底部厚度进行适当调节， 就可以使 U 形 隧穿绝缘层 7 在极小的栅电

36、极电势变化区间内实现高阻态和低阻态之间的转换， 可以实现 更优秀的开关特性。 0058 具有 U 形隧穿层基极的栅绝缘隧穿凹槽双极晶体管， 隧穿电流通过 U 形导电层 6 流向基区， 作为引发发射集流出的大量电子电流的驱动电流， 与普通隧穿场效应晶体管只 是利用少量的半导体带间隧穿电流作为器件的导通电流相比， 具有更好的正向电流导通特 性， 基于上述原因， 对比于普通结构的 MOSFETs、 隧穿场效应晶体管或普通的双极晶体管， 具 有 U 形隧穿层基极的栅绝缘隧穿凹槽双极晶体管， 可以实现更高的正向导通电流。 0059 具有 U 形隧穿层基极的栅绝缘隧穿凹槽双极晶体管， 基区 4 具有凹槽形

37、状的几何 特征， 发射区 3 和集电区 5 形成于基区 4 凹槽两侧的上方， 对比于普通平面结构， 具有 U 形 隧穿层基极的栅绝缘隧穿凹槽双极晶体管， 避免了发射区 3、 基区 4 和集电区 5 沿水平方向 依次排列， 因此节省了芯片面积， 可以实现更高的集成度。 0060 本发明所提出的具有 U 形隧穿层基极的栅绝缘隧穿凹槽双极晶体管的单元及阵 列在 SOI 晶圆上的具体制造工艺步骤如下 ： 0061 步骤一、 如图 2 所示， 提供一个 SOI 晶圆， SOI 晶圆的下方为 SOI 晶圆的单晶硅衬 底 1， SOI 晶圆的中间为晶圆绝缘层 2， 对 SOI 晶圆上方的单晶硅薄膜进行离子注

38、入， 形成杂 质层 ； 0062 步骤二、 如图 3 所示， 提供一个 SOI 晶圆， SOI 晶圆的下方为 SOI 晶圆的单晶硅衬 底 1， SOI 晶圆的中间为晶圆绝缘层 2， 对 SOI 晶圆上方的单晶硅薄膜再次进行离子注入， 在 单晶硅薄膜的顶部形成与步骤一中的杂质类型相反的、 浓度不低于 1019每立方厘米的重掺 杂区。 0063 步骤三、 如图 4 所示， 通过光刻、 刻蚀等工艺在所提供的 SOI 晶圆上形成如图 2 所 示的长方体状单晶硅孤岛阵列区域。 0064 步骤四、 如图 5 所示， 在晶圆上方淀积绝缘介质后抛平表面， 初步形成阻挡绝缘层 11。 说 明 书 CN 1044

39、65731 A 8 6/6 页 9 0065 步骤五、 如图 6 所示， 通过刻蚀工艺， 在基区单晶硅薄膜上刻蚀出凹槽状区域， 其 中凹槽的顶部两侧的重掺杂区分别为发射区 3 和集电区 5， 剩余部分为基区 4。 0066 步骤六、 如图7所示， 在晶圆上方淀积金属或具有和基区4相同杂质类型的重掺杂 的多晶硅， 使步骤五中由发射区3、 集电区5和基区4所形成的凹槽内部完全被填充， 再将表 面平坦化至露出发射区 3 和集电区 5， 初步形成 U 形导电层 6。 0067 步骤七、 如图 8 所示， 通过刻蚀工艺， 对步骤六中所淀积的金属或具有和基区 4 相 同杂质类型的重掺杂的多晶硅进行刻蚀，

40、进一步形成具有 U 形几何特征的 U 形导电层 6。 0068 步骤八、 如图 9 所示， 在晶圆上方淀积隧穿绝缘层介质， 使步骤七中所形成的 U 形 导电层 6 的内壁三面所包围的区域完全被填充， 再将表面平坦化至露出 U 形导电层 6， 初步 形成隧穿绝缘层 7。 0069 步骤九、 如图 10 所示， 通过刻蚀工艺， 对步骤八中所淀积的隧穿绝缘层介质进行 刻蚀， 进一步形成具有 U 形几何特征的 U 形隧穿绝缘层 7。 0070 步骤十、 如图 11 所示， 在晶圆上方淀积金属材料或重掺杂多晶硅， 使步骤九中所 形成的 U 形隧穿绝缘层 7 的内壁三面所包围的区域完全被填充， 再将表面平

41、坦化至露出发 射区 3、 集电区 5、 U 形导电层 6 以及 U 形隧穿绝缘层 7 的顶部， 形成栅电极 8。 0071 步骤十一、 如图 12 所示， 在晶圆上方通过刻蚀工艺刻蚀掉 U 形导电层 6 两侧上方 部分， 使 U 形导电层 6 的两侧顶部低于基区 4 两侧的顶部， 进一步形成 U 形导电层 6。 0072 步骤十二、 如图 13 所示， 在晶圆上方淀积绝缘介质层， 再将表面平坦化至露出发 射区 3、 集电区 5、 U 形隧穿绝缘层 7 以及栅电极 8 的顶部， 进一步形成阻挡绝缘层 11。 0073 步骤十三、 如图 14 所示， 在晶圆上方通过刻蚀工艺刻蚀掉 U 形隧穿绝缘层

42、 7 两侧 上方部分， 使 U 形隧穿绝缘层 7 的两侧顶部低于基区 4 两侧的顶部， 进一步形成 U 形隧穿绝 缘层 7。 0074 步骤十四、 如图15所示， 在晶圆上方淀积绝缘介质层， 使步骤十三中的U形隧穿绝 缘层 7 被刻蚀掉的部分完全被绝缘介质层填充， 再将表面进行平坦化处理， 进一步形成阻 挡绝缘层 11。 0075 步骤十五、 如图 16 所示， 在位于发射区 3 和集电区 5 的上方的阻挡绝缘层 11 内部 刻蚀出用于形成发射极 9 和集电极 10 的通孔， 并在晶圆上表面淀积金属层， 使通孔被金属 填充， 再对金属层进行刻蚀， 形成发射极 9 和集电极 10。 说 明 书

43、CN 104465731 A 9 1/6 页 10 图 1 图 2 图 3 说 明 书 附 图 CN 104465731 A 10 2/6 页 11 图 4 图 5 图 6 说 明 书 附 图 CN 104465731 A 11 3/6 页 12 图 7 图 8 图 9 说 明 书 附 图 CN 104465731 A 12 4/6 页 13 图 10 图 11 图 12 说 明 书 附 图 CN 104465731 A 13 5/6 页 14 图 13 图 14 图 15 说 明 书 附 图 CN 104465731 A 14 6/6 页 15 图 16 说 明 书 附 图 CN 104465731 A 15