多层封装基板以及封装件.pdf

1、(10)申请公布号 CN 102800649 A (43)申请公布日 2012.11.28 C N 1 0 2 8 0 0 6 4 9 A *CN102800649A* (21)申请号 201210325656.1 (22)申请日 2012.09.05 H01L 23/522(2006.01) (71)申请人无锡江南计算技术研究所 地址 214083 江苏省无锡市滨湖区军东新村 030号 (72)发明人金利峰 胡晋 李川 王玲秋 贾福桢 (74)专利代理机构北京众合诚成知识产权代理 有限公司 11246 代理人龚燮英 (54) 发明名称 多层封装基板以及封装件 (57) 摘要 本发明提供了一种

2、多层封装基板以及封装 件。根据本发明的多层封装基板包括：依次层叠 的上积层、芯板层以及下积层；其中，所述上积层 的芯片区域中布置了多个上积层过孔；所述下积 层的芯片区域中布置了多个下积层过孔；其中， 所述下积层的芯片区域中的所述多个下积层过孔 包括附加过孔，以使得下积层的芯片区域中的下 积层过孔的密度趋近于上积层的芯片区域中的上 积层过孔的密度。由此，可平衡封装基板内上积 层与下积层之间的芯片区域的过孔密度，防止封 装基板翘曲并提高高密度多层封装基板的可制造 性。 (51)Int.Cl. 权利要求书1页 说明书4页 附图2页 (19)中华人民共和国国家知识产权局 (12)发明专利申请 权利要求

3、书 1 页 说明书 4 页 附图 2 页 1/1页 2 1.一种多层封装基板，其特征在于包括：依次层叠的上积层、芯板层以及下积层；其 中，所述上积层的芯片区域中布置了多个上积层过孔；所述下积层的芯片区域中布置了多 个下积层过孔；其中，所述下积层的芯片区域中的所述多个下积层过孔包括附加过孔，以使 得下积层的芯片区域中的下积层过孔的密度趋近于上积层的芯片区域中的上积层过孔的 密度。 2.根据权利要求1所述的多层封装基板，其特征在于，所述下积层的芯片区域中的所 述多个下积层过孔包括附加过孔，使得下积层的芯片区域中的下积层过孔的密度等于上积 层的芯片区域中的上积层过孔的密度。 3.根据权利要求1或2所

4、述的多层封装基板，其特征在于，所述下积层的芯片区域中的 所述多个下积层过孔包括附加过孔，使得下积层的芯片区域中的下积层过孔的数量等于上 积层的芯片区域中的上积层过孔的数量。 4.根据权利要求1或2所述的多层封装基板，其特征在于，附加过孔均匀分布在下积层 的芯片区域中。 5.根据权利要求1或2所述的多层封装基板，其特征在于，附加过孔均匀分布在下积层 的芯片区域中的其它多个下积层过孔之间。 6.根据权利要求1或2所述的多层封装基板，其特征在于，所述附加过孔的位置对应于 上积层的一部分上积层过孔的位置，以便使得上积层与下积层之间的芯片区域的过孔分布 更进一步地得到平衡。 7.根据权利要求1或2所述的

5、多层封装基板，其特征在于，所述附加过孔用作电源过 孔。 8.根据权利要求1或2所述的多层封装基板，其特征在于，所述附加过孔用作接地过 孔。 9.根据权利要求1或2所述的多层封装基板，其特征在于，一部分附加过孔用作电源过 孔，另一部分附加过孔用作接地过孔。 10.一种采用根据权利要求1至9之一所述的多层封装基板的封装件。 权 利 要 求 书CN 102800649 A 1/4页 3 多层封装基板以及封装件 技术领域 0001 本发明涉及半导体封装技术；更具体地说，本发明涉及一种多层封装基板以及采 用该多层封装基板的封装件。 背景技术 0002 封装是电子元器件的重要组成部分。随着电子器件集成度的

6、日益提高，封装基板 （尤其是多层封装基板）的结构也日益复杂，相应地其制造难度也显著增加。目前，在多层封 装基板设计中通常是通过在电源地平面层上增加应力释放点来提高高密度多层封装基板 的可制造性。 0003 图1示意性地示出了根据现有技术的多层封装基板的截面结构。 0004 如图1所示，根据现有技术的多层封装基板包括：依次层叠的上积层1、芯板层2 以及下积层3。其中，所述上积层1的芯片区域中布置了多个上积层过孔11；所述下积层3 的芯片区域中布置了多个下积层过孔33。 0005 由于多层封装基板的顶层芯片区域的引脚密度远高于底层的引脚密度，导致封装 基板芯片区域上积层1的上积层过孔11的密度远大

7、于下积层3的下积层过孔33的密度。 上积层1与下积层3之间的非平衡式过孔分布易导致封装基板翘曲，从而降低可制造性。 0006 因此，希望能够提供一种能够防止封装基板翘曲并提高封装基板的可制造性的封 装基板设计方法。 发明内容 0007 本发明所要解决的技术问题是针对现有技术中存在上述缺陷，针对高密度多层封 装基板，提供一种平衡式封装基板设计方法从而防止封装基板翘曲并提高封装基板的可制 造性。 0008 根据本发明的第一方面，提供了一种多层封装基板，其包括：依次层叠的上积层、 芯板层以及下积层；其中，所述上积层的芯片区域中布置了多个上积层过孔；所述下积层 的芯片区域中布置了多个下积层过孔；其中，

8、所述下积层的芯片区域中的所述多个下积层 过孔包括附加过孔，以使得下积层的芯片区域中的下积层过孔的密度趋近于上积层的芯片 区域中的上积层过孔的密度。 0009 优选地，在上述多层封装基板中，所述下积层的芯片区域中的所述多个下积层过 孔包括附加过孔，使得下积层的芯片区域中的下积层过孔的密度等于上积层的芯片区域中 的上积层过孔的密度。 0010 优选地，在上述多层封装基板中，所述下积层的芯片区域中的所述多个下积层过 孔包括附加过孔，使得下积层的芯片区域中的下积层过孔的数量等于上积层的芯片区域中 的上积层过孔的数量。 0011 优选地，在上述多层封装基板中，附加过孔均匀分布在下积层的芯片区域中。 00

9、12 优选地，在上述多层封装基板中，附加过孔均匀分布在下积层的芯片区域中的其 说 明 书CN 102800649 A 2/4页 4 它多个下积层过孔之间。 0013 优选地，在上述多层封装基板中，所述附加过孔的位置对应于上积层的一部分上 积层过孔的位置，以便使得上积层与下积层之间的芯片区域的过孔分布更进一步地得到平 衡。 0014 优选地，在上述多层封装基板中，所述附加过孔用作电源过孔。 0015 优选地，在上述多层封装基板中，所述附加过孔用作接地过孔。 0016 优选地，在上述多层封装基板中，一部分附加过孔用作电源过孔，另一部分附加过 孔用作接地过孔。 0017 根据本发明的第二方面，提供了

10、一种采用根据根据本发明的第一方面所述的多层 封装基板的封装件。 0018 在本发明例中，通过在封装基板下积层的芯片区域均匀增加虚设的或用作电源地 过孔的附加过孔，可有效增加多层封装基板的下积层的芯片区域的过孔数量，由此可平衡 封装基板内上积层与下积层之间的芯片区域的过孔密度，防止封装基板翘曲并提高高密度 多层封装基板的可制造性。其中，在虚设过孔用作电源地过孔的情况下，通过增加电源地过 孔数量也有助于提升高密度多层封装基板的电性能。 附图说明 0019 结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解 并且更容易地理解其伴随的优点和特征，其中： 0020 图1示意性地示出了

11、根据现有技术的多层封装基板的截面结构。 0021 图2示意性地示出了根据本发明实施例的多层封装基板的下积层芯片区域的示 意图。 0022 图3示意性地示出了根据本发明实施例的多层封装基板的截面结构。 0023 需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可 能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。 具体实施方式 0024 为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内 容进行详细描述。 0025 多层封装基板顶层芯片引脚间距远小于封装基板底层封装引脚间距，因此多层封 装基板的上积层1的芯片区域中的上积层过孔11

12、的密度远大于下积层3的下积层过孔33 的密度，上积层1与下积层3之间的非平衡式过孔分布易导致封装基板翘曲，从而降低高密 度多层封装基板的可制造性。由此，在本发明实施例中，通过在封装基板下积层3的芯片区 域均匀增加虚设过孔（例如，电源地过孔），可有效增加多层封装基板的下积层3的芯片区域 的过孔数量，由此可平衡封装基板内上积层1与下积层3之间的芯片区域的过孔密度，防止 封装基板翘曲并提高高密度多层封装基板的可制造性。另一方面，在本发明具体实施例中， 在虚设过孔用作电源地过孔的情况下，通过增加电源地过孔数量也有助于提升高密度多层 封装基板的电性能。 0026 图2示意性地示出了根据本发明实施例的多层

13、封装基板的下积层芯片区域的示 说 明 书CN 102800649 A 3/4页 5 意图。 0027 如图2所示，与现有技术不同的是，在多层封装基板的下积层3的芯片区域4中， 除了现有的下积层过孔（黑色实心圆圈所示）之外，下积层3的芯片区域4中的下积层过孔 33还包括附加过孔331（如空心圆圈所示）以增大下积层3的芯片区域4中的下积层过孔 33的密度。由此，使得下积层3的芯片区域4中的下积层过孔33的密度趋近于上积层1的 芯片区域中的上积层过孔11的密度。由此，可平衡封装基板内上积层1与下积层3之间的 芯片区域的过孔密度，防止封装基板翘曲并提高高密度多层封装基板的可制造性。 0028 优选地，

14、在具体实施例中，通过在下积层3的芯片区域4中增加附加过孔331，使得 下积层3的芯片区域4中的下积层过孔33的密度等于上积层1的芯片区域中的上积层过 孔11的密度。由此，可最佳地平衡封装基板内上积层1与下积层3之间的芯片区域的过孔 密度，防止封装基板翘曲并提高高密度多层封装基板的可制造性。 0029 当然，需要说明的是，在具体实施例中，对于通过增加附加过孔331，使得下积层3 的芯片区域4中的下积层过孔33的密度稍微大于上积层1的芯片区域中的上积层过孔11 的密度的情况，也没有脱离本发明的精神和实质，因此也落入本发明的保护范围。 0030 优选地，在具体实施例中，通过在下积层3的芯片区域4中增

15、加附加过孔331，使得 下积层3的芯片区域4中的下积层过孔33的数量等于上积层1的芯片区域中的上积层过 孔11的数量。由此，可进一步有效地平衡封装基板内上积层1与下积层3之间的芯片区域 的过孔密度，防止封装基板翘曲并提高高密度多层封装基板的可制造性。 0031 优选地，在具体实施例中，附加过孔331均匀分布在下积层3的芯片区域4中。更 进一步优选地，在具体实施例中，附加过孔331均匀分布在下积层3的芯片区域4中的其它 多个下积层过孔之间。 0032 优选地，在具体实施例中，附加过孔331的位置对应于上积层1的一部分上积层过 孔11的位置，以便使得上积层1与下积层3之间的芯片区域的过孔分布更进一

16、步地得到平 衡。 0033 附加过孔331可以是虚设的过孔。但是，优选地，在具体实施例中，附加过孔331 用作电源地过孔，即附加过孔331用作电源过孔；或者附加过孔331用作接地过孔；或者， 一部分附加过孔331用作电源过孔，另一部分附加过孔331用作接地过孔。 0034 由此，在增加了附加过孔311的基础上，图3示意性地示出了根据本发明实施例的 多层封装基板的截面结构。 0035 如图3所示，根据本发明实施例的多层封装基板包括：依次层叠的上积层1、芯板 层2以及下积层3。其中，所述上积层1的芯片区域中布置了多个上积层过孔11；所述下积 层3的芯片区域中布置了多个下积层过孔33。其中，所述下积

17、层3的芯片区域中的所述多 个下积层过孔33包括附加过孔331，以使得下积层3的芯片区域4中的下积层过孔33的密 度趋近于上积层1的芯片区域中的上积层过孔11的密度。 0036 优选地，在具体实施例中，通过增加附加过孔331，使得下积层3的芯片区域4中的 下积层过孔33的密度等于上积层1的芯片区域中的上积层过孔11的密度。 0037 优选地，在具体实施例中，通过在下积层3的芯片区域4中增加附加过孔331，使得 下积层3的芯片区域4中的下积层过孔33的数量等于上积层1的芯片区域中的上积层过 孔11的数量。 说 明 书CN 102800649 A 4/4页 6 0038 优选地，在具体实施例中，附加

18、过孔331均匀分布在下积层3的芯片区域4中。更 进一步优选地，在具体实施例中，附加过孔331均匀分布在下积层3的芯片区域4中的其它 多个下积层过孔之间。 0039 优选地，在具体实施例中，附加过孔331的位置对应于上积层1的一部分上积层过 孔11的位置，以便使得上积层1与下积层3之间的芯片区域的过孔分布更进一步地得到平 衡。 0040 附加过孔331可以是虚设的过孔。但是，优选地，在具体实施例中，附加过孔331 用作电源地过孔，即附加过孔331用作电源过孔；或者附加过孔331用作接地过孔；或者， 一部分附加过孔331用作电源过孔，另一部分附加过孔331用作接地过孔。 0041 根据本发明的另一

19、优选实施例，本发明还提供了一种采用上述多层封装基板的封 装件。 0042 可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以 限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下， 都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等 同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对 以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围 内。 说 明 书CN 102800649 A 1/2页 7 图1 图2 说 明 书 附 图CN 102800649 A 2/2页 8 图3 说 明 书 附 图CN 102800649 A