一种时钟频率同步方法及装置.pdf

1、(10)申请公布号 CN 102420688 A (43)申请公布日 2012.04.18 C N 1 0 2 4 2 0 6 8 8 A *CN102420688A* (21)申请号 201110415169.X (22)申请日 2011.12.13 H04L 7/00(2006.01) H04L 12/26(2006.01) (71)申请人中兴通讯股份有限公司 地址 518057 广东省深圳市南山区高新技术 产业园科技南路中兴通讯大厦法务部 (72)发明人赵洪广 宋玲玲 蔡磊 瞿艳霞 (74)专利代理机构北京安信方达知识产权代理 有限公司 11262 代理人吴艳 龙洪 (54) 发明名称

2、一种时钟频率同步方法及装置 (57) 摘要 本发明公开了一种时钟频率同步方法及装 置，其方法包括：建立PTP协议与SyncE的时钟等 级QL之间的映射关系；作为从时钟的PTP时钟恢 复出时钟频率、锁定上游主PTP时钟源时，根据该 映射关系提取出映射后的QL等级，并将此PTP包 恢复线路作为线路时钟输送给系统时钟以选择最 优源。本发明能够实现syncE与PTP两种时钟技 术的对接，完成时钟拓扑建立。 (51)Int.Cl. (19)中华人民共和国国家知识产权局 (12)发明专利申请 权利要求书 2 页 说明书 7 页 附图 2 页 CN 102420700 A 1/2页 2 1.一种时钟频率同步

3、方法，其特征在于，所述方法包括： 建立精确时间同步协议(PTP)与同步以太网(SyncE)的时钟等级(QL)之间的映射关 系； 作为从时钟的PTP时钟恢复出时钟频率、锁定上游主PTP时钟源时，根据所述映射关系 提取出映射后的QL等级，并将此PTP包恢复线路作为线路时钟输送给系统时钟以选择最优 源。 2.如权利要求1所述的方法，其特征在于， 所述映射关系具体为：PTP报文的时钟性能质量等级(Clockclass)字段与QL的映射 关系。 3.如权利要求1所述的方法，其特征在于，所述方法还包括： 确定所述PTP包恢复线路两端PTP的端口状态： 强制确定主(master)端口与从(slave)端口状

4、态；或者， 依次比较Clockclass、PTP协议配置的优先级1、PTP协议收发包的端口号，选择出本 端口中最好的一个外部源；并将所述最好的外部源依次与本端口的本地时钟等级、本地优 先级1、本地端口号进行比较，如果本地较好，则确定本地为master状态，否则，确定本地为 slave状态。 4.如权利要求3所述的方法，其特征在于，所述方法还包括以下环路检测： 当本时钟设备选择PTP线路时钟源时，将上游的时钟源GM信息放在通告(announce) 报文中，并将跳数加1； 当本时钟设备锁定SyncE线路时钟源时，将自身数据当作祖母时钟(GM)信息放在 announce报文中，对于接收到的GM数据为

5、自身数据的announce报文进行丢弃，且不恢复该 PTP线路时钟。 5.如权利要求3所述的方法，其特征在于，所述方法还包括： 当最优源设备的QL等级发生变化时，将此QL等级变化信息通知下游。 6.如权利要求3所述的方法，其特征在于， 每个时钟设备具有一个或多个slave状态；其中所述多个slave状态对应于同一个或 不同PTP包恢复线路的master。 7.一种时钟频率同步装置，其特征在于，应用于PTP与SyncE混合组网，所述装置包 括： Master-slave状态确立模块，用于确定PTP包恢复线路两端的端口状态； PTP告警检测模块，用于检测PTP包恢复线路是否锁定上游主PTP时钟源；

6、 QL与Clockclass映射模块，用于建立PTP与SyncE的QL之间的映射关系；以及，在作 为从时钟的PTP时钟恢复出时钟频率、锁定上游主PTP时钟源时，根据所述映射关系提取出 映射后的QL，并将此PTP包恢复线路作为线路时钟输送给系统时钟以选择最优源。 8.如权利要求7所述的装置，其特征在于， 所述Master-slave状态确立模块用于，按照以下方式确定所述PTP包恢复线路两端 PTP的端口状态： 强制确定主(master)端口与从(slave)端口状态；或者， 依次比较Clockclass、PTP协议配置的优先级1、PTP协议收发包的端口号，选择出本 权 利 要 求 书CN 102

7、420688 A CN 102420700 A 2/2页 3 端口中最好的一个外部源；并将所述最好的外部源依次与本端口的本地时钟等级、本地优 先级1、本地端口号进行比较，如果本地较好，则确定本地为master状态，否则，确定本地为 slave状态。 9.如权利要求7所述的装置，其特征在于，所述装置还包括环路检测模块，所述环路检 测模块用于进行以下环路检测： 当本时钟设备选择PTP线路时钟源时，将上游的时钟源GM信息放在通告(announce) 报文中，并将跳数加1； 当本时钟设备锁定SyncE线路时钟源时，将自身数据当作祖母时钟(GM)信息放在 announce报文中，对于接收到的GM数据为自

8、身数据的announce报文进行丢弃，且不恢复该 PTP线路时钟。 10.如权利要求8所述的装置，其特征在于， 所述装置包括至少一个master模块，和至少一个slave模块， 其中，所述master模块用于向外发送时钟；以及，当本时钟设备作为最优源设备时，如 果QL等级发生变化，则将此QL等级变化信息通知下游； 所述slave模块用于向内接收时钟。 权 利 要 求 书CN 102420688 A CN 102420700 A 1/7页 4 一种时钟频率同步方法及装置 技术领域 0001 本发明涉及通信技术领域，尤其涉及一种时钟频率同步方法及装置。 背景技术 0002 同步以太网(syncE)

9、技术是通过提取物理链路层的物理时钟信号来恢复上游时 钟频率的一种技术，其优点是时钟恢复性能稳定，可靠性高；缺点是必须逐跳恢复，并且要 有物理硬件支持。PTP(Precision Time Synchronization Protocol，精确时间同步协议) 技术是一种包恢复时钟方法，其优点是可以透传中间设备，可同时支持时钟频率与相位恢 复；缺点是恢复的性能容易受中间网络影响，稳定性相对较差。 0003 在通信网络设备应用中，既可以使用PTP包恢复方式实现频率同步，也可以使用 同步以太网物理链路时钟恢复技术来实现频率同步。但是在存在同步以太网的网络中，一 般还是优先选择同步以太网技术来恢复频率，

10、这是因为物理链路技术传输时钟的频率高， 并且传输的噪声小；而在微波等不支持同步以太网的网络中，则可以采用包恢复技术以弥 补物理链路技术的不足。 0004 syncE技术组网的时钟拓扑建立是采用G.781给出的系统时钟选择方法来建立时 钟拓扑，其思路是通过时钟同步信息(SSM)向下游传递syncE定义的时钟等级QL，下游根 据QL以及自身配置的优先级等信息来选择最好的时钟源；PTP技术是通过最佳主时钟算法 (BMCA)来计算时钟拓扑，其思路是通过announce(通告)报文传递PTP协议定义的优先级、 时钟等级、跳数等信息，以供下游选择出最好的源同步。 0005 但是，目前还没有相应的规范来约定

11、当上述两种技术混合应用时，如何实现对接， 以及如何规范网络拓扑建立的规则。因此，应如何完成syncE与PTP两种时钟技术对接，以 及完成时钟拓扑结构的建立，是现有技术需要解决的问题。 发明内容 0006 本发明解决的技术问题是提供一种时钟频率同步方法及装置，能够实现syncE与 PTP两种时钟技术对接，完成时钟拓扑建立。 0007 为解决上述技术问题，本发明提供了一种时钟频率同步方法，所述方法包括： 0008 建立精确时间同步协议(PTP)与同步以太网(SyncE)的时钟等级(QL)之间的映 射关系； 0009 作为从时钟的PTP时钟恢复出时钟频率、锁定上游主PTP时钟源时，根据所述映射 关系

12、提取出映射后的QL等级，并将此PTP包恢复线路作为线路时钟输送给系统时钟以选择 最优源。 0010 进一步地，所述映射关系具体为：PTP报文的时钟性能质量等级(Clockclass)字 段与QL的映射关系。 0011 进一步地，所述方法还包括： 0012 确定所述PTP包恢复线路两端PTP的端口状态： 说 明 书CN 102420688 A CN 102420700 A 2/7页 5 0013 强制确定主(master)端口与从(slave)端口状态；或者， 0014 依次比较Clockclass、PTP协议配置的优先级1、PTP协议收发包的端口号，选择出 本端口中最好的一个外部源；并将所述最

13、好的外部源依次与本端口的本地时钟等级、本地 优先级1、本地端口号进行比较，如果本地较好，则确定本地为master状态，否则，确定本地 为slave状态。 0015 进一步地，所述方法还包括以下环路检测： 0016 当本时钟设备选择PTP线路时钟源时，将上游的时钟源GM信息放在通告 (announce)报文中，并将跳数加1； 0017 当本时钟设备锁定SyncE线路时钟源时，将自身数据当作祖母时钟(GM)信息放在 announce报文中，对于接收到的GM数据为自身数据的announce报文进行丢弃，且不恢复该 PTP线路时钟。 0018 进一步地，所述方法还包括： 0019 当最优源设备的QL等

14、级发生变化时，将此QL等级变化信息通知下游。 0020 进一步地，每个时钟设备具有一个或多个slave状态；其中所述多个slave状态对 应于同一个或不同PTP包恢复线路的master。 0021 本发明还提供了一种时钟频率同步装置，应用于PTP与SyncE混合组网，所述装置 包括： 0022 Master-slave状态确立模块，用于确定PTP包恢复线路两端的端口状态； 0023 PTP告警检测模块，用于检测PTP包恢复线路是否锁定上游主PTP时钟源； 0024 QL与Clockclass映射模块，用于建立PTP与SyncE的QL之间的映射关系；以及， 在作为从时钟的PTP时钟恢复出时钟频率

15、、锁定上游主PTP时钟源时，根据所述映射关系提 取出映射后的QL，并将此PTP包恢复线路作为线路时钟输送给系统时钟以选择最优源。 0025 进一步地，所述Master-slave状态确立模块用于，按照以下方式确定所述PTP包 恢复线路两端PTP的端口状态： 0026 强制确定主(master)端口与从(slave)端口状态；或者， 0027 依次比较Clockclass、PTP协议配置的优先级1、PTP协议收发包的端口号，选择出 本端口中最好的一个外部源；并将所述最好的外部源依次与本端口的本地时钟等级、本地 优先级1、本地端口号进行比较，如果本地较好，则确定本地为master状态，否则，确定本

16、地 为slave状态。 0028 进一步地，所述装置还包括环路检测模块，所述环路检测模块用于进行以下环路 检测： 0029 当本时钟设备选择PTP线路时钟源时，将上游的时钟源GM信息放在通告 (announce)报文中，并将跳数加1； 0030 当本时钟设备锁定SyncE线路时钟源时，将自身数据当作祖母时钟(GM)信息放在 announce报文中，对于接收到的GM数据为自身数据的announce报文进行丢弃，且不恢复该 PTP线路时钟。 0031 进一步地，所述装置包括至少一个master模块，和至少一个slave模块， 0032 其中，所述master模块用于向外发送时钟；以及，当本时钟设备

17、作为最优源设备 时，如果QL等级发生变化，则将此QL等级变化信息通知下游； 说 明 书CN 102420688 A CN 102420700 A 3/7页 6 0033 所述slave模块用于向内接收时钟。 0034 与现有技术相比较，本发明具有如下有益效果：完成了syncE与PTP两种时钟技 术对接，对PTP包恢复时钟进行syncE模式相互映射，并给出PTP时钟的告警与主从模型设 计，采用syncE的系统时钟选择方法统一管理拓扑结构，完成时钟拓扑建立。 附图说明 0035 此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，本发 明的示意性实施例及其说明用于解释本发明，并不构成

18、对本发明的不当限定。在附图中： 0036 图1为本发明实施例的时钟频率同步装置的组成模块示意图； 0037 图2为纯PTP网络时钟设备组网的示意图； 0038 图3为syncE与PTP混合组网的示意图。 具体实施方式 0039 本实施方式提供一种时钟频率同步方法，具体采用以下技术方案： 0040 实现PTP报文与syncE协议QL等级的映射；实现PTP恢复频率检测；实现PTP协 议部分slave端口与master端口状态确立。 0041 具体说明如下： 0042 1)全网采用syncE的主时钟选择算法来统一管理时钟网络：将PTP包恢复时钟作 为一种线路时钟，与其他物理链路恢复方式一样参加系统时

19、钟选择；PTP包恢复时钟需提 供恢复时钟的QL等级，遵循syncE的主时钟选择算法的选择原则，以及，提供时钟告警信 息，手工配置各个PTP包恢复时钟的本地优先级，等。 0043 2)实现PTP报文与SSM消息QL等级的映射：将QL等级映射到announce报文中 的clockclass字段。 0044 具体地，按照1588v2协议的约定，当clockclass小于128时，设备不用再恢复PTP 时钟，而G.8265.1给出的映射规则是采用的80-110范围，不满足拓扑自动建立与倒换的需 求，因此，本实施方式中采用133-170这部分的扩展范围字段，下表1给出一种映射关系的 具体示例，但不限于表

20、1中所示的映射规则，只要映射区间在133-170范围内都可以。 0045 表1 说 明 书CN 102420688 A CN 102420700 A 4/7页 7 0046 0047 3)实现PTP恢复频率检测：只有当PTP作为slave端，并且正常恢复出频率(即 本地slave端PTP恢复出的频率锁定了上游的master PTP源)时，此PTP包恢复线路才可 用，置告警清除；否则，置此PTP包恢复线路存在告警，不能参加系统时钟选择。 0048 其原因在于，对于物理链路恢复技术，时钟恢复是快速并且可靠的，当协议解析出 SSM消息里传输的QL时，物理链路层已经把外部时钟恢复成物理时钟信号送入系统

21、时钟 选择模块供系统时钟选用。但对于PTP包恢复技术，要把一系列报文转换为时钟信号需要 较长时间的滤波与累积一定数量报文来仿真出物理时钟信号，这一过程是缓慢的，与物理 链路时钟恢复方式在时间量度上不在一个数量级上，并且在恢复过程中的时钟信号是不稳 定、不可用的，因此，不能把这一时刻的PTP模块输出的恢复时钟直接给系统时钟。 0049 4)实现PTP协议部分slave端口与master端口状态确立：由于物理链路时钟恢 复计算可以双向同时发送时钟，并且不占用带宽信息；而PTP包恢复技术中，只能由master 段向slave端传输频率，并且频率传输要占用一定带宽，因此，在设计PTP传输频率的时钟 时

22、，需要先确立一条时钟链路传递的方向，即一个链路两端PTP的端口状态。 0050 具体有如下两种端口状态确定方案： 0051 (1)强制确定master与slave； 0052 (2)自动比较生成master与slave：例如，比较顺序为clockclasspriority1 portid，其中clockclass是PTP协议中定义的代表时钟性能的质量等级；priority1是 说 明 书CN 102420688 A CN 102420700 A 5/7页 8 PTP协议本身配置的优先级1；portid是PTP协议收发包的端口id。加入priority1到 比较项是为了通过手工配置来确定时钟传递

23、方向，即接收外边announce报文，当报文中的 clockclass字段值不在映射表中，报文丢弃。然后按照clockclass、priority1、portid顺 序选择此PTP端口中最好的一个外部源Erbest，并将这个最好的外部源Erbest依次与本端 口的属性本地时钟等级(localclockclass)、本地优先级1(localpriority1)、本地端口号 (localportid)进行比较，当本地比外部好时，本地为master，否则本地为slave。 0053 5)在上述确定端口状态的过程中，还需采用以下环路避免策略：保留announce消 息中的时钟源GM(Grandmast

24、er，祖母时钟)信息与跳数字段的意义，用于避免环路纯PTP 组网环路，规则如下：当本设备选择PTP线路时钟源时，将上游源的时钟源GM信息放到 announce报文里，并且跳数加1；当设备锁定syncE线路源时，PTP发送的信息将本身数据 当作GM信息放到announce报文中，如果设备接收到GM数据为本身的announce报文，则将 该报文丢弃，不恢复该PTP线路时钟。 0054 6)一个设备可以有多个slave状态共存，多个slave状态对应于同一个或不同 PTP包恢复线路的master。即，可以有多路PTP包恢复的时钟输送给系统时钟，具体多少路 受控于设备能恢复出来的线路条目。 0055

25、在1588v2协议中，slave端口只能有一个，其设计是建立在ptp线路全部正常的 情况下，因而设备不检测具体ptp链路的性能。而本发明中，经过上述的告警环节完成可靠 检测后，需要接收处可以同时支持多路输入检测，即存在多个slave端口，这样可以实现多 路ptp线路同时输入，保证了系统时钟能够及时切换到一个可能的时钟源。 0056 7)优选的，还可以加入syncE链路恢复时钟优于PTP包恢复时钟的选项，当开启该 选项时，对于相同QL的时钟输入，优先选择syncE信号。 0057 为使本发明的目的、技术方案和优点更加清楚明白，下文中将结合附图对本发明 的实施例进行详细说明。需要说明的是，在不冲突

26、的情况下，本申请中的实施例及实施例中 的特征可以相互任意组合。 0058 图1示出了本发明实施例的时钟频率同步装置的功能模块示意图。如图1所示， 主要包括以下功能模块： 0059 环路检测模块，用于根据环路报文完成环路检测以及环路报文的丢弃； 0060 master-slave状态确定模块，用于完成PTP端口状态的确立，其中master状态负 责向外发送时钟，slave状态负责向内接收时钟； 0061 PTP-slaveXX时钟是用于时钟频率恢复的PTP线路； 0062 PTP告警检测模块，用于查看此路PTP线路是否能锁定上游时钟； 0063 QL与classclock映射模块，用于完成此路时

27、钟的QL提取，即将PTP报文中的 clockclass字段映射为QL，最后将一个没有告警的PTP时钟输送给选择模块进行选择。 0064 syncE硬件告警模块，用于检测时钟有效性； 0065 QL检测模块，用于提取QL信息，并将syncE线路时钟输送给选择模块进行最优源 的选择。 0066 如图1右边所示，是标准的syncE提取过程，先经过syncE硬件告警模块检测时钟 有效性，再通过QL检测模块提取QL信息，最后将一个syncE线路时钟输送给选择模块进行 选择。 说 明 书CN 102420688 A CN 102420700 A 6/7页 9 0067 其中，所述的选择模块至少包括sync

28、E最优系统时钟算法模块，用于选择出本系 统的系统时钟，PTP-masterXX将系统时钟向下游传递。该过程具体描述如下：master将系 统时钟的QL按照表1的映射表映射为相应的clockclass值；添到master发送的announce 报文的clockclass字段；如果系统时钟选择的是PTP线路时钟；则需要将该PTP线路时钟 的GM信息填充到master发送的announce报文中，并且将跳数值+1；如果系统时钟选择其 他syncE时钟，则master发送announce报文的GM信息添加本设备的时钟信息。 0068 可选的，还可以包括SyncE线路(也称链路)优先选择模块，用于开启s

29、yncE优先 选择的选项，即syncE链路恢复时钟优于PTP包恢复时钟的选项，当开启时，对于相同QL的 时钟输入，优先选择syncE信号。 0069 如图2所示，设备A，B，C三台设备均为PTP设备。设定各个设备的QL等级都为 QL-SEC(设备的QL等级是按照设备的时钟晶振来设计的；一般网络中间的时钟等级设计为 QL-SEC)，则映射为clockclass为164。假定A设备priority13；B设备priority12， C设备priority11，则按照clockclasspriority1portid的选择规则，端口状态应 该为：A与B相连的端口ptp_port_A1为slave；B

30、与A相连的端口ptp_port_B1为master； B与C相连的端口ptp_port_B2为slave；C与B相连的端口ptp_port_C1为master。 0070 当配置A，B，C3个设备的各个PTP端口参加系统时钟选择时，最终的锁定关系是： A锁B，B锁C； 0071 此后，如果给A设备接入标准时钟接口，且假定此标准时钟接口传来的时钟的QL 等级为QL-PRC，则此时应当是A设备为最好的时钟源。当配置标准时钟接口参加系统时钟 选择时，A设备会将标准时钟接口与PTP的包恢复时钟一起送入syncE最优系统时钟选择 模块，选择结果为A设备同步于外接的标准时钟接口；此时，A向下游传递的QL等

31、级也变为 QL-PRC，则A设备的clockclass数值变为144。比较以后A与B相连的端口ptp_port_A1 状态改变为master；B与A相连的端口ptp_port_B1变为slave。此时如果设备B在硬件 上设计了2个1588恢复环节，则可以将ptp_port_B1与ptp_port_B2都作为slave用于恢 复时钟；如果设备B只设计一个恢复环节，则需对ptp_port_B1与ptp_port_B2再进行比 较，确定用ptp_port_B1恢复时钟，此时ptp_port_B2恢复的1588时钟会掐断，B设备切换 到holdover(保持)状态。当设备B锁定ptp_port_B1恢

32、复的时钟后，ptp_port_B1恢复 的1588时钟就会消除告警，B设备的系统时钟也会选择ptp_port_B1恢复的1588时钟；则 此时设备B向下游通告的QL等级变为QL-PRC，则ptp_port_B2口的clockclass变为144， ptp_port_B2端口状态变为master；C设备的ptp_port_C1端口变为slave；当ptp_port_ C1锁定此ptp包恢复时钟时，设备C锁定设备B。 0072 如图3所示，设备A，B，C、D分别为时钟设备，其中B、C间通过PTP相连，其他设备 间通过syncE相连。假定D锁定主外部输入源，A上挂接备用输入源，其中主输入源的QL等

33、级高于备输入源的QL，则，按照syncE最优系统时钟选择算法，可以推出网络稳定以后的组 网拓扑为设备A锁定设备B，设备B锁定设备C，设备C锁定设备D。 0073 如果抽去D设备的输入源，则设备D会将QL下降的信息通过SSM消息通告给设备 C，设备C再通告给设备B，设备B通告给设备A。 0074 设备A会转而去备用源，设备B锁设备A，当设备C能恢复出设备B的1588源时， 设备C锁定设备B，设备D锁定设备C，从而完成链路倒换。 说 明 书CN 102420688 A CN 102420700 A 7/7页 10 0075 可见，当链路中穿插了PTP恢复的技术后，网络拓扑的传播不像syncE那样迅

34、速， 每个设备只有正常恢复以后，才会向下游传递；这样实现可以防止PTP恢复过程中的噪声 向本设备及下游扩散；而下游设备可以通过holdover或者锁定其他时钟来进行过渡。 0076 以上仅为本发明的优选实施案例而已，并不用于限制本发明，本发明还可有其他 多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员可根据本发 明做出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求 的保护范围。 0077 显然，本领域的技术人员应该明白，上述的本发明的各模块或各步骤可以用通用 的计算装置来实现，它们可以集中在单个的计算装置上，或者分布在多个计算装置所组成 的网络上，可选地，它们可以用计算装置可执行的程序代码来实现，从而，可以将它们存储 在存储装置中由计算装置来执行，并且在某些情况下，可以以不同于此处的顺序执行所示 出或描述的步骤，或者将它们分别制作成各个集成电路模块，或者将它们中的多个模块或 步骤制作成单个集成电路模块来实现。这样，本发明不限制于任何特定的硬件和软件结合。 说 明 书CN 102420688 A CN 102420700 A 1/2页 11 图1 说 明 书 附 图CN 102420688 A CN 102420700 A 2/2页 12 图2 图3 说 明 书 附 图CN 102420688 A