碳化硅衬底、半导体器件和制造碳化硅衬底的方法.pdf

1、(10)申请公布号 CN 102422387 A(43)申请公布日 2012.04.18CN102422387A*CN102422387A*(21)申请号 201080020518.1(22)申请日 2010.04.272009-114737 2009.05.11 JP2009-219065 2009.09.24 JP2009-229764 2009.10.01 JP2009-248621 2009.10.29 JPH01L 21/02(2006.01)C30B 29/36(2006.01)H01L 21/20(2006.01)H01L 21/336(2006.01)H01L 29/12(20

2、06.01)H01L 29/78(2006.01)(71)申请人住友电气工业株式会社地址日本大阪府大阪市(72)发明人西口太郎 佐佐木信 原田真藤原伸介 并川靖生(74)专利代理机构中原信达知识产权代理有限责任公司 11219代理人韩峰 孙志湧(54) 发明名称碳化硅衬底、半导体器件和制造碳化硅衬底的方法(57) 摘要一种碳化硅衬底(1)，其能够使包括碳化硅衬底的半导体器件制造成本降低，该碳化硅衬底(1)包括：由碳化硅构成的基底衬底(10)，以及由与基底衬底(10)不同的单晶碳化硅构成的且布置在基底衬底(10)上并与之接触的SiC层(20)。由此，碳化硅衬底1是能够有效使用碳化硅单晶的碳化硅衬

3、底。(30)优先权数据(85)PCT申请进入国家阶段日2011.11.10(86)PCT申请的申请数据PCT/JP2010/057439 2010.04.27(87)PCT申请的公布数据WO2010/131568 JA 2010.11.18(51)Int.Cl.(19)中华人民共和国国家知识产权局(12)发明专利申请权利要求书 3 页 说明书 19 页 附图 5 页CN 102422399 A 1/3页21.一种碳化硅衬底(1)，包括：基底衬底(10)，所述基底衬底(10)由碳化硅构成；以及SiC层(20)，所述SiC层(20)由与所述基底衬底(10)不同的单晶碳化硅构成，并且以与所述基底衬底

4、(10)相接触的方式布置在所述基底衬底(10)上。2.根据权利要求1所述的碳化硅衬底(1)，其中，所述基底衬底(10)由单晶碳化硅构成，并且所述SiC层(20)的微管密度比所述基底衬底(10)的微管密度低。3.根据权利要求1所述的碳化硅衬底(1)，其中，所述基底衬底(10)由单晶碳化硅构成，并且所述SiC层(20)的位错密度比所述基底衬底(10)的位错密度低。4.根据权利要求1所述的碳化硅衬底(1)，其中，所述基底衬底(10)由单晶碳化硅构成，并且所述SiC层(20)的X射线摇摆曲线的半宽比所述基底衬底(10)的X射线摇摆曲线的半宽小。5.根据权利要求1所述的碳化硅衬底(1)，其中，所述基底衬

5、底(10)包括由单晶碳化硅构成的单晶层(10B)，以使得在面向所述SiC层(20)一侧上包括主表面(10A)。6.根据权利要求5所述的碳化硅衬底(1)，其中，所述SiC层(20)的微管密度比所述单晶层(10B)的微管密度低。7.根据权利要求5所述的碳化硅衬底(1)，其中，所述SiC层(20)的位错密度比所述单晶层(10B)的位错密度低。8.根据权利要求5所述的碳化硅衬底(1)，其中，所述SiC层(20)的X射线摇摆曲线的半宽比所述单晶层(10B)的X射线摇摆曲线的半宽小。9.根据权利要求1所述的碳化硅衬底(1)，其中，以二维对准方式布置多个所述SiC层(20)。10.根据权利要求5所述的碳化硅

6、衬底(1)，其中，以二维对准方式布置多个所述SiC层(20)。11.根据权利要求1所述的碳化硅衬底(1)，其中，所述SiC层(20)的与所述基底衬底(10)相反的主表面(20A)相对于面取向0001具有不小于50且不大于65的偏离角。12.根据权利要求11所述的碳化硅衬底(1)，其中，所述主表面(20A)的偏离取向与方向之间的角度不大于5。13.根据权利要求12所述的碳化硅衬底(1)，其中，所述主表面(20A)在方向上相对于03-38面的偏离角不小于-3且不大于5。14.根据权利要求11所述的碳化硅衬底(1)，其中，所述主表面(20A)的偏离取向与方向之间的角度不大于5。15.根据权利要求1所

7、述的碳化硅衬底(1)，其中，权 利 要 求 书CN 102422387 ACN 102422399 A 2/3页3对所述SiC层(20)的与所述基底衬底(10)相反的主表面(20A)进行抛光。16.一种半导体器件(101)，包括：碳化硅衬底(102)；外延生长层(122)，所述外延生长层(122)形成在所述碳化硅衬底(102)上；以及电极(111)，所述电极(111)形成在所述外延生长层(122)上，所述碳化硅衬底(102)是根据权利要求1所述的碳化硅衬底(1)。17.一种制造碳化硅衬底(1)的方法，包括以下步骤：准备由碳化硅构成的基底衬底(10)以及由单晶碳化硅构成的SiC衬底(20)；通过

8、使得相接触的方式将所述SiC衬底(20)放置在所述基底衬底(10)的主表面(10A)上，来制造堆叠衬底；通过加热所述堆叠衬底使得所述基底衬底(10)和所述SiC衬底(20)彼此接合。18.根据权利要求17所述的制造碳化硅衬底(1)的方法，其中，在所述堆叠衬底中，在所述基底衬底(10)和所述SiC衬底(20)之间形成的间隙不大于100m。19.根据权利要求17所述的制造碳化硅衬底(1)的方法，其中，在使得所述基底衬底(10)和所述SiC衬底(20)彼此接合的所述步骤中，所述堆叠衬底被加热到不低于碳化硅的升华温度的温度范围。20.根据权利要求17所述的制造碳化硅衬底(1)的方法，在所述的制造堆叠衬

9、底的步骤之前，还包括对要在所述的制造堆叠衬底的步骤中彼此接触的所述基底衬底(10)和所述SiC衬底(20)的各自主表面进行抛光的步骤。21.根据权利要求17所述的制造碳化硅衬底(1)的方法，在所述的制造堆叠衬底的步骤之前，在不对要在所述的制造堆叠衬底的步骤中彼此接触的所述基底衬底(10)和所述SiC衬底(20)的各自主表面进行抛光的情况下，执行所述的制造堆叠衬底的步骤。22.根据权利要求17所述的制造碳化硅衬底(1)的方法，其中，在所述的制造堆叠衬底的步骤中，以二维对准方式放置多个所述SiC衬底(20)。23.根据权利要求17所述的制造碳化硅衬底(1)的方法，其中，在所述的制造堆叠衬底的步骤中

10、，所述SiC衬底(20)的与所述基底衬底(10)相反的主表面(20A)相对于0001面具有不小于50且不大于65的偏离角。24.根据权利要求23所述的制造碳化硅衬底(1)的方法，其中，在所述的制造堆叠衬底的步骤中，所述SiC衬底(20)的与所述基底衬底(10)相反的主表面(20A)的偏离取向与方向之间的角度不大于5。25.根据权利要求24所述的制造碳化硅衬底(1)的方法，其中，在所述的制造堆叠衬底的步骤中，所述SiC衬底(20)的与所述基底衬底(10)相反的主表面(20A)在方向上相对于03-38面的偏离角不小于-3且不大于5。26.根据权利要求23所述的制造碳化硅衬底(1)的方法，其中，在所

11、述的制造堆叠衬底的步骤中，所述SiC衬底(20)的与所述基底衬底(10)相反的主表面(20A)的偏离取向与方向之间的角度不大于5。27.根据权利要求17所述的制造碳化硅衬底(1)的方法，其中，权 利 要 求 书CN 102422387 ACN 102422399 A 3/3页4在使得所述基底衬底(10)和所述SiC衬底(20)彼此接合的所述步骤中，在通过降低环境空气气氛的压力而获得的气氛中加热所述堆叠衬底。28.根据权利要求17所述的制造碳化硅衬底(1)的方法，其中，在使得所述基底衬底(10)和所述SiC衬底(20)彼此接合的所述步骤中，在高于10-1Pa且低于104Pa的压力下加热堆叠衬底。

12、29.根据权利要求17所述的制造碳化硅衬底(1)的方法，进一步以下步骤：对所述主表面(20A)的主表面进行抛光，所述主表面对应于在所述堆叠衬底中的所述SiC衬底(20)的与所述基底衬底(10)相反的主表面(20A)。权 利 要 求 书CN 102422387 ACN 102422399 A 1/19页5碳化硅衬底、 半导体器件和制造碳化硅衬底的方法技术领域0001 本发明涉及一种碳化硅衬底、半导体器件和制造碳化硅衬底的方法，并且更具体地涉及一种使制造包括碳化硅衬底的半导体器件的成本降低的碳化硅衬底及其制造方法，还涉及降低制造成本的半导体器件。背景技术0002 近年来，为了实现在高温等环境中使用

13、的半导体器件的更高击穿电压和更低损耗，日益采用碳化硅作为用于半导体器件的材料。碳化硅是带隙比通常广泛用作用于半导体器件的材料的硅的带隙大的宽带隙半导体。因此，通过采用碳化硅作为用于半导体器件的材料，可以实现半导体器件的较高击穿电压、较低导通电阻等。另外，采用碳化硅作为材料的半导体器件比采用硅作为材料的半导体器件更有利的方面在于，当其在高温环境中使用时其性能劣化更小。0003 在这种情形下，对制造碳化硅晶体和用于制造半导体器件的碳化硅衬底的方法进行了各种研究，并且提出了各种想法(参见，例如，M.Nakabayashi et al.，Growth of Crack-free 100mm-diame

14、ter 4H-SiC Crystals with Low Micropipe Densities，Mater.Sci.Forum，vols.600-603，2009，pp.3-6(NPL 1)。0004 引用列表0005 非专利文献0006 NPL 1：M.Nakabayashi et al.，Growth of Crack-free 100mm-diameter 4H-SiC Crystals with Low Micropipe Densities，Mater.Sci.Forum，vols.600-603，2009，pp.3-6发明内容0007 技术问题0008 然而，在正常压力下碳化硅不

15、处于液相。另外，晶体生长温度非常高，即，2000或更高，并且难以控制生长条件或难以稳定控制。因此，难以获得大直径碳化硅单晶的同时保持高质量，并且不容易获得具有大直径的高质量碳化硅衬底。由于难以制造具有大直径的碳化硅衬底，所以不仅增加了制造碳化硅衬底的成本，而且在制造包括碳化硅衬底的半导体器件时每批产品的数目小，并因此增加了制造半导体器件的成本。通过有效地利用高制造成本的碳化硅单晶作为衬底，期望降低制造半导体器件的成本。0009 本发明的目的是提供一种使制造包括碳化硅衬底的半导体器件的成本降低的碳化硅衬底以及制造该半导体衬底的方法，还提供了一种降低制造成本的半导体器件。0010 问题的解决方案0

16、011 根据本发明的碳化硅衬底包括基底衬底，其由碳化硅构成；以及SiC层，其由与基底衬底不同的单晶碳化硅构成且布置在基底衬底上并与之接触。0012 如上所述，难以获得高质量的大直径碳化硅单晶。另一方面，为了在制造均包括碳说 明 书CN 102422387 ACN 102422399 A 2/19页6化硅衬底的半导体器件的过程中高效率的制造，要求指定形状和尺寸一致的衬底。因此，即使获得了高质量的碳化硅单晶(例如，缺陷密度低的碳化硅单晶)，也可能难以对不能通过切割等方式处理加工成指定形状等的区域有效利用。0013 相反，在根据本发明的碳化硅衬底中，由与基底衬底不同的单晶碳化硅构成的SiC层布置在基

17、底衬底上。因此，例如，由缺陷密度高且质量低的碳化硅晶体构成的基底衬底可以被加工成上述指定形状和尺寸，使得可以在基底衬底上布置虽然具有高质量但不具有期望形状等的碳化硅单晶，作为SiC层。这种碳化硅衬底在指定形状和尺寸方面是一致的，并由此可以获得更有效率地制造半导体器件。另外，由于对于这种碳化硅衬底，可以利用高质量SiC层来制造半导体器件，所以可以实现碳化硅单晶的有效利用。从而，根据本发明中的碳化硅衬底，可以提供使制造包括碳化硅衬底的半导体器件的成本降低的碳化硅衬底。这里，由与基底衬底不同的单晶碳化硅构成上述SiC层的这种情况，包括：基底衬底由除单晶之外的诸如多晶和非晶碳化硅的碳化硅构成的情况；以

18、及基底衬底由单晶碳化硅构成且由与SiC层不同的晶体制成的情况。基底衬底和SiC层由彼此不同的晶体构成的情况指的是在基底衬底和SiC层之间存在界面的情况，以及例如，在界面的一侧和另一侧之间缺陷密度不同。这里，缺陷密度在界面处可以是不连续的。0014 在上述碳化硅衬底中，优选，基底衬底由单晶碳化硅构成。SiC层的微管密度比基底衬底低。0015 另外，在上述碳化硅衬底中，优选基底衬底由单晶碳化硅构成。优选SiC层的位错密度比基底衬底低。更具体地，在上述碳化硅衬底中，优选基底衬底由单晶碳化硅构成。然后，SiC层的穿透螺旋位错密度比基底衬底低。0016 另外，在上述碳化硅衬底中，优选，基底衬底由单晶碳化

19、硅构成。SiC层的穿透刃型位错密度比基底衬底低。0017 另外，在上述碳化硅衬底中，优选，基底衬底由单晶碳化硅构成。SiC层的基面位错密度比基底衬底低。0018 另外，在上述碳化硅衬底中，优选，基底衬底由单晶碳化硅构成。SiC层的混合位错密度比基底衬底低。0019 另外，在上述碳化硅衬底中，优选，基底衬底由单晶碳化硅构成。SiC层的层错密度比基底衬底低。0020 另外，在上述碳化硅衬底中，优选，基底衬底由单晶碳化硅构成。SiC层的点缺陷密度比基底衬底低。0021 如上所述，通过布置比基底衬底的诸如微管密度、位错密度(穿透螺旋位错密度、穿透刃型位错密度、基面位错密度、混合位错密度、层错密度、点缺

20、陷密度)等的缺陷密度低的SiC层，可以获得使能制造高质量半导体器件的碳化硅衬底。0022 在上述碳化硅衬底中，优选，基底衬底由单晶碳化硅构成。SiC层的X射线摇摆曲线的半宽比基底衬底小。由此，通过布置X射线摇摆曲线的半宽比基底衬底小的SiC层，也就是，结晶度比基底衬底高的SiC层，可以获得使能制造高质量半导体器件的碳化硅衬底。0023 在上述碳化硅衬底中，基底衬底可以包括由单晶碳化硅构成的单晶层，以便包括面对SiC层侧上的主表面。通过这样做，在制造包括碳化硅衬底的半导体器件时，容易处理厚度大的这种状态保持在制造工艺的早期阶段，并且在制造工艺期间，去除了除单晶层之说 明 书CN 10242238

21、7 ACN 102422399 A 3/19页7外的基底衬底的区域，以仅允许基底衬底的单晶层保留在半导体器件的内部中。由此，在制造工艺中便于处理碳化硅衬底的同时，可以制造高质量的半导体器件。0024 在上述碳化硅衬底中，优选，SiC层的微管密度比上述单晶层低。0025 另外，在上述碳化硅衬底中，优选，SiC层的位错密度比上述单晶层低。更具体地，在上述碳化硅衬底中，优选，SiC层的穿透螺旋位错密度比上述单晶层低。0026 另外，在上述碳化硅衬底中，优选，SiC层的穿透刃型位错密度比上述单晶层低。0027 另外，在上述碳化硅衬底中，优选，SiC层的基面位错密度比上述单晶层低。0028 另外，在上述

22、碳化硅衬底中，优选，SiC层的混合位错密度比上述单晶层低。0029 另外，在上述碳化硅衬底中，优选，SiC层的层错密度比上述单晶层低。0030 另外，在上述碳化硅衬底中，优选，SiC层的点缺陷密度比上述单晶层低。0031 由此，通过布置比基底衬底的单晶层的诸如微管密度、位错密度(穿透螺旋位错密度、穿透刃型位错密度、基面位错密度、混合位错密度、层错密度、点缺陷密度)等的缺陷密度低的SiC层，可以获得使能制造高质量半导体器件的碳化硅衬底。0032 在上述碳化硅衬底中，优选，SiC层的X射线摇摆曲线的半宽比上述单晶层小。由此，通过布置比基底衬底的单晶层的X射线摇摆曲线的半宽小的SiC层，也就是，比基

23、础衬底的单晶层的结晶度高的SiC层，可以获得使能制造高质量半导体器件的碳化硅衬底。0033 在上述碳化硅衬底中，基底衬底中的杂质密度可以不低于51018cm-3。由此，增加了基底衬底中的载流子密度，使得可以获得适合于制造例如垂直半导体器件的碳化硅衬底，在该垂直半导体器件中，电极形成在基底衬底的与其中形成SiC层侧相反的主表面上，并且电流路径在厚度方向上跨过基底衬底。0034 在上述碳化硅衬底中，基底衬底具有的电阻率可以不低于1105cm。由此，增加了基底衬底的电阻值，并且可以获得适合于制造半导体器件的碳化硅衬底，例如，该半导体器件是其中电流在沿着基底衬底的主表面方向上流动的横向半导体器件，且要

24、求适用于更高频率。0035 在上述碳化硅衬底中，可以堆叠多个上述SiC层。由此，可以获得根据想要的半导体器件结构的包括SiC层的碳化硅衬底。0036 在上述碳化硅衬底中，优选，多个SiC层二维对准布置。从不同观点描述，多个SiC层优选地被布置成沿着基底衬底的主表面对准。如上所述，难以获得高质量的大直径碳化硅单晶。相反，从高质量的碳化硅单晶中得到的多个SiC层，在大直径的基底衬底上二维对准布置，使得可以获得能够被处理为具有高质量SiC层的大直径衬底的碳化硅衬底。然后，通过利用这种碳化硅衬底，可以提高用于制造半导体器件过程中的效率。为了提高制造半导体器件过程中的效率，在上述多个SiC层之中彼此相邻

25、的SiC层优选地被布置成彼此接触。更具体地，例如，上述多个SiC层优选地以矩阵方式二维平铺。另外，各个相邻SiC的端表面优选地基本垂直于SiC层的主表面。由此，能够容易地制造碳化硅衬底。这里，例如，如果上述端表面和主表面之间的角度不小于85且不大于95，则能够确定上述端表面基本垂直于主表面。0037 在上述碳化硅衬底中，SiC层的与基底衬底相反的主表面相对于面取向0001具有不小于50且不大于65的偏离角。0038 在方向上生长六方晶系的碳化硅单晶，使得能够有效率地制造高质量的说 明 书CN 102422387 ACN 102422399 A 4/19页8单晶。然后，由在方向上生长的碳化硅单晶

26、，能够有效率地得到具有0001面作为主表面的碳化硅衬底。其间，在一些情况下，利用包括相对于面取向0001具有的偏离角不小于50且不大于65的主表面的碳化硅衬底，诸如利用具有面取向为03-38的主表面的碳化硅衬底，能够制造高性能的半导体器件。然而，当由在方向上生长的碳化硅单晶得到包括相对于面取向0001具有的偏离角不小于50且不大于65的主表面的碳化硅衬底时，碳化硅单晶的许多部分没有有效使用。0039 相反，根据上述本发明的碳化硅衬底，由于形状不确定的碳化硅单晶可以用作SiC层，所以即使SiC层的主表面相对于面取向0001具有的偏离角不小于50且不大于65，也可以有效利用碳化硅单晶。另外，通过二

27、维对准布置多个SiC层，能够容易获得难以实现大直径的、包括相对于面取向0001具有不小于50且不大于65的偏离角的主表面的大直径碳化硅衬底，诸如具有面取向03-38的主表面的碳化硅衬底。0040 在上述碳化硅衬底中，上述主表面的偏离取向和方向之间的角度可以不大于5。方向是碳化硅衬底中代表性的偏离取向。通过将制造衬底的过程中由切片操作的变化等导致的偏离取向变化设定为5或更小，能够便于在碳化硅衬底上进行外延生长层的形成等。0041 在上述碳化硅衬底中，上述主表面在方向上相对于03-38面的偏离角可以不小于-3且不大于5。由此，可以进一步提高利用碳化硅衬底制造MOSFET等情况下的沟道迁移率。这里，

28、相对于面取向03-38的偏离角设定为不小于-3或更大且不大于5或更小的原因是基于事实：作为沟道迁移率和偏离角之间关系进行检验的结果，在该范围内获得了特别高的沟道迁移率。0042 “在方向上相对于03-38面的偏离角”指的是由上述主表面的法线到由方向和方向限定的投影面的正交投影与03-38面的法线形成的角度。正值的符号对应于正交投影接近于与方向平行的情形，而负值的符号对应于正交投影接近于与方向平行的情形。0043 注意，更优选，上述主表面的面取向基本为03-38，并且进一步优选地，上述主表面的面取向为03-38。这里，主表面的面取向基本为03-38指的是衬底主表面的面取向被包括在其中考虑到衬底的

29、处理加工精度等而使得面取向能够被认为是基本为03-38的偏离角的范围内，并且在这种情况下偏离角的范围例如是相对于03-382的偏离角范围。由此能够进一步提高上述的沟道迁移率。0044 在上述碳化硅衬底中，主表面的偏离取向和方向之间的角度可以不大于5。像上述的方向一样，方向是碳化硅衬底中代表性的偏离取向。通过将制造衬底的过程中由切片操作的变化等导致的偏离取向的变化设定为5，能够便于在碳化硅衬底上进行外延生长层的形成等。0045 在上述碳化硅衬底中，优选，对与基底衬底相反的SiC层的主表面进行抛光。由此，可以在与基底衬底相反的SiC层的主表面上形成高质量的外延生长层。因此，能够制造包括例如作为有源

30、层的高质量外延生长层的半导体器件。也就是，通过采用这种结构，可以获得使能制造包括在SiC层上形成的外延层的高质量半导体器件的碳化硅衬底。0046 根据本发明的半导体器件包括碳化硅衬底、在该碳化硅衬底上形成的外延生长层以及在该外延生长层上形成的电极。然后，碳化硅衬底是根据上述本发明的碳化硅衬底。根说 明 书CN 102422387 ACN 102422399 A 5/19页9据本发明的半导体器件，通过包括根据上述本发明的碳化硅衬底，能够提供制造成本降低的半导体器件。0047 根据本发明的制造碳化硅衬底的方法包括步骤：准备由碳化硅构成的基底衬底和由单晶碳化硅构成的SiC衬底；通过将SiC衬底放置在

31、基底衬底的主表面上且与基底衬底接触，来制造堆叠衬底；以及通过加热该堆叠衬底来使基底衬底和SiC衬底彼此接合。由此，能够容易地制造根据上述本发明的碳化硅衬底。0048 在制造上述碳化硅衬底的方法中，优选，在上述堆叠衬底中，形成在基底衬底和SiC衬底之间的间隙不大于100m。0049 即使基底衬底和SiC衬底平面性很高，基底衬底和SiC衬底也具有轻微翘曲或卷曲。因此，在堆叠衬底中，在基底衬底和SiC衬底之间形成间隙。本发明人的研究表明：该间隙超过100m，会导致基底衬底和SiC衬底之间的非均匀接合状态。因此，通过将形成在基底衬底和SiC沉积之间的间隙设定为100m或更小，可以实现基底衬底和SiC衬

32、底之间的均匀接合。0050 在上述制造碳化硅衬底的方法中，优选，在基底衬底和SiC衬底彼此接合的步骤中，将堆叠衬底加热到不低于碳化硅的升华温度的温度范围。由此，基底衬底和SiC衬底能够更可靠地彼此接合。这里，“不低于碳化硅的升华温度的温度范围”不一定必须不低于碳化硅的升华点温度的温度范围，但是其仅应该是其中碳化硅升华现象发生的温度范围，诸如不低于1800的温度范围。0051 在制造堆叠衬底的步骤之前，上述制造碳化硅衬底的方法优选进一步包括对在制造堆叠衬底步骤中彼此接触的基底衬底和SiC衬底的各自主表面进行平坦化的步骤。通过预先对要变成基底衬底和SiC衬底之间的接合表面的表面进行平坦化，基底衬底

33、和SiC衬底可以更可靠地彼此接合。0052 在上述制造碳化硅衬底的方法中，在制造堆叠衬底的步骤之前，可以在没有对制造堆叠衬底的步骤中要彼此接触的基底衬底和SiC衬底的各自主表面进行抛光的情况下执行制造堆叠衬底的步骤。由此，可以减少制造碳化硅衬底的成本。具体地，在基底衬底和SiC衬底彼此接合的步骤中，当该堆叠衬底加热到不低于碳化硅的升华温度的温度范围时，即使没有对基底衬底和SiC衬底进行抛光，也能够容易使基底衬底和SiC衬底彼此接合。这里，在制造堆叠衬底的步骤中要彼此接触的基底衬底和SiC衬底的主表面不是一定要如上所述地那样抛光。然而，从去除制造衬底期间由切片造成的表面周围的损伤层的观点考虑，优

34、选在执行了例如通过蚀刻去除损伤层的步骤之后，执行上述的制造堆叠衬底步骤。0053 在上述制造碳化硅衬底的方法中，在制造堆叠衬底的步骤中，多个SiC衬底可以堆叠在基底衬底上。由此，可以制造通过堆叠多个SiC层形成的碳化硅衬底。0054 在上述制造碳化硅衬底的方法中，在制造堆叠衬底的步骤中，可以二维对准方式布置多个SiC衬底。从不同的观点来讲，多个SiC衬底可以沿着基底衬底的主表面对准放置。由此，可以制造能够作为具有高质量SiC层的大直径衬底处理的碳化硅衬底。0055 上述制造碳化硅衬底的方法可以进一步包括步骤：在基底衬底和SiC衬底彼此接合的步骤之后，通过在SiC衬底上堆叠另一个SiC衬底，并通

35、过加热第二堆叠衬底而使堆叠衬底和上述另一个SiC衬底彼此接合，来制造第二堆叠衬底。通过重复地进行放置SiC衬底的步骤和接合SiC衬底的步骤，能够容易地制造其中堆叠多个SiC层的碳化硅衬底。说 明 书CN 102422387 ACN 102422399 A 6/19页100056 在上述制造碳化硅衬底的方法中，在制造第二堆叠衬底的步骤中，可以二维对准方式放置上述多个另外的SiC衬底。从不同的观点来讲，上述其他SiC衬底可以沿着基底衬底的主表面对准放置。由此，能够制造可以作为具有多个高质量SiC层的大直径衬底进行处理的碳化硅衬底。0057 在上述制造碳化硅衬底的方法中，在制造第二堆叠衬底步骤之前，

36、可以在不对要在制造第二堆叠衬底的步骤中彼此接触的SiC衬底和另一SiC衬底的各自主表面进行抛光的情况下执行上述制造第二堆叠衬底的步骤。由此，可以减少制造碳化硅衬底的成本。0058 在上述制造碳化硅衬底的方法中，在制造堆叠衬底的步骤中，SiC衬底的与基底衬底相反的主表面相对于0001面可以具有不小于50且不大于65的偏离角。由此，能够容易地制造SiC衬底的与基底衬底相反的主表面相对于0001面具有不小于50且不大于65的偏离角的碳化硅衬底。0059 在上述制造碳化硅衬底的方法中，在制造堆叠衬底的步骤中，SiC衬底的与基底衬底相反的主表面的偏离取向与方向之间的角度可以不大于5。由此，能够便于在制造

37、的碳化硅衬底上进行外延生长层的形成等。0060 在上述制造碳化硅衬底的方法中，在制造堆叠衬底的步骤中，SiC衬底的与基底衬底相反的主表面在方向上相对于03-38面的偏离角可以不小于-3且不大于5。由此，能够进一步提高利用制造的碳化硅衬底来制造MOSFET等的情况下的沟道迁移率。0061 在上述制造碳化硅衬底的方法中，在制造堆叠衬底的步骤中，SiC衬底的与基底衬底相反的主表面的偏离取向与方向之间的角度可以不大于5。由此，可以便于在制造的碳化硅衬底上进行外延生长层的形成等。0062 在上述制造碳化硅衬底的方法中，在基底衬底和SiC衬底彼此接合的步骤中，可以在通过降低环境气体气氛的压力而获得的气氛中

38、加热该堆叠衬底。由此，能够降低碳化硅衬底的制造成本。0063 在上述制造碳化硅衬底的方法中，在基底衬底和SiC衬底彼此接合的步骤中，上述堆叠衬底可以在比10-1Pa高且比104Pa低的压力下被加热。由此，可以利用简化的设备实现上述接合，并且可以获得在相对短的时间段内用于进行接合的气氛，由此能够降低制造碳化硅衬底的成本。0064 上述制造碳化硅衬底的方法可以进一步包括对SiC衬底的主表面进行抛光的步骤，所述主表面对应于在堆叠衬底中的SiC衬底的与基底衬底相反的主表面。由此，能够在SiC层(SiC衬底)的与基底衬底相反的主表面上形成高质量的外延生长层。从而，可以制造包括例如作为有源层的高质量外延生长层的半导体器件。也就是说，通过采用这种步骤，能够获得使能制造包括在上述SiC层上形成的外延层的高质量半导体器件的碳化硅衬底。这里，SiC衬底的主表面可以在基底衬底和SiC衬底彼此接合之后进行抛光，或者可以在通过预先抛光SiC衬底的主表面以用作上述堆叠衬底中与基底衬底相反的主表面来制造堆叠衬底的步骤之前进行抛光。0065 发明的有益效果0066 由上面的描述清楚的是，根据本发明的碳化硅衬底及其制造方法，能够提供使能降低用于制造包括碳化硅衬底的半导体器件的成本的碳化硅衬底及其制造方法。另外，根说 明 书CN 102422387 A