即时功能级仿真器的实现方法和装置及仿真处理器.pdf

1、(10)申请公布号 CN 103077073 A(43)申请公布日 2013.05.01CN103077073A*CN103077073A*(21)申请号 201310014349.6(22)申请日 2013.01.15G06F 9/455(2006.01)(71)申请人华为技术有限公司地址 518129 广东省深圳市龙岗区坂田华为总部办公楼(72)发明人程彬 鲍翀(74)专利代理机构北京同立钧成知识产权代理有限公司 11205代理人刘芳(54) 发明名称即时功能级仿真器的实现方法和装置及仿真处理器(57) 摘要本发明的实施例提供一种即时功能级仿真器的实现方法和装置及仿真处理器。即时功能级仿真

2、器的实现方法包括：读入目标机的机器指令；将所述机器指令以及所述机器指令的异常识别指令和异常处理指令进行翻译，成为宿主机的执行仿真指令、异常识别仿真指令和异常处理仿真指令；将所述执行仿真指令、异常识别仿真指令和异常处理仿真指令存储至宿主机的内存中；从所述内存中读取所述仿真指令，并通过所述宿主机执行，且在执行所述异常识别仿真指令而识别到异常时，调用执行所述异常处理仿真指令以处理所述异常。本发明实施例解决了现有即时仿真技术中异常处理时速度大幅降低的问题，实现了即时仿真技术的执行性能的提升。(51)Int.Cl.权利要求书2页 说明书6页 附图3页(19)中华人民共和国国家知识产权局(12)发明专利申

3、请权利要求书2页 说明书6页 附图3页(10)申请公布号 CN 103077073 ACN 103077073 A1/2页21.一种即时功能级仿真器的实现方法，其特征在于，包括：读入目标机的机器指令；将所述机器指令以及所述机器指令的异常识别指令和异常处理指令进行翻译，成为宿主机的执行仿真指令、异常识别仿真指令和异常处理仿真指令；将所述执行仿真指令、异常识别仿真指令和异常处理仿真指令存储至宿主机的内存中；从所述内存中读取所述仿真指令，并通过所述宿主机执行，且在执行所述异常识别仿真指令而识别到异常时，调用执行所述异常处理仿真指令以处理所述异常。2.根据权利要求1所述的方法，其特征在于，将所述机器指

4、令以及所述机器指令的异常识别指令和异常处理指令进行翻译，成为宿主机的执行仿真指令、异常识别仿真指令和异常处理仿真指令包括：将所述机器指令翻译成为宿主机的执行仿真指令；按照预设规则获取所述机器指令的异常识别指令和异常处理指令；将所述异常识别指令和异常处理指令翻译为宿主机的异常识别仿真指令和异常处理仿真指令。3.根据权利要求2所述的方法，其特征在于，将所述异常识别指令翻译为宿主机的异常识别仿真指令包括：将设定异常机器指令对应的异常识别指令进行翻译，成为宿主机的异常识别仿真指令，并加入到所述设定异常机器指令对应的执行仿真指令位置前。4.根据权利要求1所述的方法，其特征在于：将所述机器指令以及所述机器

5、指令的异常识别指令和异常处理指令进行翻译，成为宿主机的执行仿真指令、异常识别仿真指令和异常处理仿真指令包括：将所述机器指令以及所述机器指令的异常识别指令和异常处理指令翻译为宿主机的中间指令；采用编译器将所述中间指令编译为宿主机的执行仿真指令、异常识别仿真指令和异常处理仿真指令。5.根据权利要求1所述的方法，其特征在于，将所述执行仿真指令、异常识别仿真指令和异常处理仿真指令存储至宿主机的内存中之后，还包括：将所述异常处理仿真指令在内存中的存储地址索引，添加至对应的异常识别仿真指令中，以便在识别到异常时调用所述异常处理仿真指令。6.根据权利要求5所述的方法，其特征在于，从所述内存中读取所述执行仿真

6、指令，并通过所述宿主机执行，且在执行所述异常识别仿真指令而识别到异常时，调用执行所述异常处理仿真指令以处理所述异常包括：从所述内存中读取所述执行仿真指令，并通过所述宿主机执行；在执行所述异常识别仿真指令而识别到异常时，设置与所述异常对应的标志位；根据所述标志位从对应的异常识别仿真指令中查询获取所述索引；根据索引调用执行异常处理仿真指令。7.一种即时功能级仿真器的实现装置，其特征在于，包括：读取模块，用于读入目标机的机器指令；翻译模块，用于将所述机器指令以及所述机器指令的异常识别指令和异常处理指令进行翻译，成为宿主机的执行仿真指令、异常识别仿真指令和异常处理仿真指令；权 利 要 求 书CN 10

7、3077073 A2/2页3存储模块，用于将所述执行仿真指令、异常识别仿真指令和异常处理仿真指令存储至宿主机的内存中；执行模块，用于从所述内存中读取所述仿真指令，并通过所述宿主机执行，且在执行所述异常识别仿真指令而识别到异常时，调用执行所述异常处理仿真指令以处理所述异常。8.根据权利要求7所述的装置，其特征在于，翻译模块包括：机器指令翻译单元，用于将所述机器指令翻译成为宿主机的执行仿真指令；异常识别指令获取单元，用于按照预设规则获取所述机器指令的异常识别指令；异常处理指令获取单元，用于按照预设规则获取所述机器指令的异常处理指令；异常识别指令翻译单元，用于将所述异常识别指令翻译为宿主机的异常识别

8、仿真指令；异常处理指令翻译单元，用于将所述异常处理指令翻译为宿主机的异常处理仿真指令。9.根据权利要求8所述的装置，其特征在于，异常识别指令翻译单元具体用于将设定异常机器指令对应的异常识别指令进行翻译，成为宿主机的异常识别仿真指令，并加入到所述设定异常机器指令对应的执行仿真指令位置前。10.根据权利要求7所述的装置，其特征在于，翻译模块包括：中间指令单元，用于将所述机器指令以及所述机器指令的异常识别指令和异常处理指令翻译为宿主机的中间指令；编译中间指令单元，用于采用编译器将所述中间指令编译为宿主机的执行仿真指令、异常识别仿真指令和异常处理仿真指令。11.根据权利要求7所述的装置，其特征在于，还

9、包括：添加索引模块，用于在将所述执行仿真指令、异常识别仿真指令和异常处理仿真指令存储至宿主机的内存中之后，将所述异常处理仿真指令在内存中的存储地址索引，添加至对应的异常识别仿真指令中，以便在识别到异常时调用所述异常处理仿真指令。12.根据权利要求11所述的装置，其特征在于，执行模块包括：执行仿真指令单元，用于从所述内存中读取所述执行仿真指令，并通过所述宿主机执行；设置标志位单元，用于在执行所述异常识别仿真指令而识别到异常时，设置与所述异常对应的标志位；获取索引单元，用于根据所述标志位从对应的异常识别仿真指令中查询获取所述索引；异常处理单元，用于根据索引调用执行异常处理仿真指令。13.一种仿真处

10、理器，包括内存，其特征在于，还包括权利要求7-12任一所述的即时功能级仿真器的实现装置。权 利 要 求 书CN 103077073 A1/6页4即时功能级仿真器的实现方法和装置及仿真处理器技术领域0001 本发明实施例涉及仿真处理技术，尤其涉及一种即时功能级仿真器的实现方法和装置及仿真处理器。背景技术0002 目前，为进行各种硬件器件的调试、试验，往往需要将待调试器件作为目标机，在宿主机上配置仿真器，通过宿主机执行仿真器中的指令来模拟目标机动作。基于此需求，现有技术提供了多种仿真器来完成此仿真过程，例如常用的是功能级仿真器。0003 功能级仿真器用于将特定类型的机器指令翻译为能在宿主机上执行的

11、仿真指令。因此功能级仿真器能读入用特定类型的机器指令写成的程序，并将其在宿主机上成功执行。0004 常规的功能级仿真器实现技术，通过逐条读入机器指令加以翻译再执行从而完成仿真功能。而目前较为流行的即时（just-in-time，以下简称JIT）功能级仿真器，其特点是一次读入多条机器指令构成的指令块，一起进行翻译和执行。因此相较于逐条翻译执行的功能级仿真器而言，能大幅提高仿真器的执行速度。0005 JIT功能级仿真器的执行阶段是一个动态执行的过程。JIT功能级仿真器只能在指令块中可能触发异常的地方，跳出执行阶段进行相应的异常识别和异常处理，从而导致JIT功能级仿真器执行速度大幅下降。由于JIT功

12、能级仿真器本身会引入许多调度操作，因此在存在异常的场景下，相较于常规的功能级仿真器实现技术，JIT功能级仿真器的执行速度反而更慢。发明内容0006 本发明实施例提供一种即时功能级仿真器的实现方法和装置及仿真处理器，以解决现有JIT仿真技术中异常处理时速度大幅降低的问题，以实现JIT仿真技术的执行性能提升。0007 第一方面，本发明实施例提供一种即时功能级仿真器的实现方法，包括：0008 读入目标机的机器指令；0009 将所述机器指令以及所述机器指令的异常识别指令和异常处理指令进行翻译，成为宿主机的执行仿真指令、异常识别仿真指令和异常处理仿真指令；0010 将所述执行仿真指令、异常识别仿真指令和

13、异常处理仿真指令存储至宿主机的内存中；0011 从所述内存中读取所述仿真指令，并通过所述宿主机执行，且在执行所述异常识别仿真指令而识别到异常时，调用执行所述异常处理仿真指令以处理所述异常。0012 在第一方面的第一种可能的实现方式中，将所述机器指令以及所述机器指令的异常识别指令和异常处理指令进行翻译，成为宿主机的执行仿真指令、异常识别仿真指令和异常处理仿真指令包括：说 明 书CN 103077073 A2/6页50013 将所述机器指令翻译成为宿主机的执行仿真指令；0014 按照预设规则获取所述机器指令的异常识别指令和异常处理指令；0015 将所述异常识别指令和异常处理指令翻译为宿主机的异常识

14、别仿真指令和异常处理仿真指令。0016 根据第一方面的第一种可能的实现方式，在第二种可能的实现方式中，将所述异常识别指令翻译为宿主机的异常识别仿真指令包括：0017 将设定异常机器指令对应的异常识别指令进行翻译，成为宿主机的异常识别仿真指令，并加入到所述设定异常机器指令对应的执行仿真指令位置前。0018 在第一方面的第三种可能的实现方式中，将所述机器指令以及所述机器指令的异常识别指令和异常处理指令进行翻译，成为宿主机的执行仿真指令、异常识别仿真指令和异常处理仿真指令包括：将所述机器指令以及所述机器指令的异常识别指令和异常处理指令翻译为宿主机的中间指令；采用编译器将所述中间指令编译为宿主机的执行

15、仿真指令、异常识别仿真指令和异常处理仿真指令。0019 在第一方面的第四种可能的实现方式中，将所述执行仿真指令、异常识别仿真指令和异常处理仿真指令存储至宿主机的内存中之后，还包括：0020 将所述异常处理仿真指令在内存中的存储地址索引，添加至对应的异常识别仿真指令中，以便在识别到异常时调用所述异常处理仿真指令。0021 根据第一方面的第四种可能的实现方式，在第五种可能的实现方式中，从所述内存中读取所述执行仿真指令，并通过所述宿主机执行，且在执行所述异常识别仿真指令而识别到异常时，调用执行所述异常处理仿真指令以处理所述异常包括：0022 从所述内存中读取所述执行仿真指令，并通过所述宿主机执行；0

16、023 在执行所述异常识别仿真指令而识别到异常时，设置与所述异常对应的标志位；0024 根据所述标志位从对应的异常识别仿真指令中查询获取所述索引；0025 根据索引调用执行异常处理仿真指令。0026 第二方面，本发明实施例提供一种即时功能级仿真器的实现装置，包括：0027 读取模块，用于读入目标机的机器指令；0028 翻译模块，用于将所述机器指令以及所述机器指令的异常识别指令和异常处理指令进行翻译，成为宿主机的执行仿真指令、异常识别仿真指令和异常处理仿真指令；0029 存储模块，用于将所述执行仿真指令、异常识别仿真指令和异常处理仿真指令存储至宿主机的内存中；0030 执行模块，用于从所述内存中

17、读取所述仿真指令，并通过所述宿主机执行，且在执行所述异常识别仿真指令而识别到异常时，调用执行所述异常处理仿真指令以处理所述异常。0031 在第二方面的第一种可能的实现方式中，翻译模块包括：0032 机器指令翻译单元，用于将所述机器指令翻译成为宿主机的执行仿真指令；0033 异常识别指令获取单元，用于按照预设规则获取所述机器指令的异常识别指令；0034 异常处理指令获取单元，用于按照预设规则获取所述机器指令的异常处理指令；0035 异常识别指令翻译单元，用于将所述异常识别指令翻译为宿主机的异常识别仿真指令；说 明 书CN 103077073 A3/6页60036 异常处理指令翻译单元，用于将所述

18、异常处理指令翻译为宿主机的异常处理仿真指令。0037 根据第二方面的第一种可能的实现方式，在第二种可能的实现方式中，异常识别指令翻译单元具体用于将设定异常机器指令对应的异常识别指令进行翻译，成为宿主机的异常识别仿真指令，并加入到所述设定异常机器指令对应的执行仿真指令位置前。0038 在第二方面的第三种可能的实现方式中，翻译模块包括：0039 中间指令单元，用于将所述机器指令以及所述机器指令的异常识别指令和异常处理指令翻译为宿主机的中间指令；0040 编译中间指令单元，用于采用编译器将所述中间指令编译为宿主机的执行仿真指令、异常识别仿真指令和异常处理仿真指令。0041 在第二方面的第四种可能的实

19、现方式中，还包括：0042 添加索引模块，用于在在将所述执行仿真指令、异常识别仿真指令和异常处理仿真指令存储至宿主机的内存中之后，将所述异常处理仿真指令在内存中的存储地址索引，添加至对应的异常识别仿真指令中，以便在识别到异常时调用所述异常处理仿真指令。0043 根据第二方面的第四种可能的实现方式，在第五种可能的实现方式中，执行模块包括：0044 执行仿真指令单元，用于从所述内存中读取所述执行仿真指令，并通过所述宿主机执行；0045 设置标志位单元，用于在执行所述异常识别仿真指令而识别到异常时，设置与所述异常对应的标志位；0046 获取索引单元，用于根据所述标志位从对应的异常识别仿真指令中查询获

20、取所述索引；0047 异常处理单元，用于根据索引调用执行异常处理仿真指令。0048 第三方面，本发明实施例提供一种仿真处理器，包括内存，还包括：本发明任意实施例所提供的即时功能级仿真器的实现装置。0049 本发明实施例即时功能级仿真器的实现方法和装置及仿真处理器，通过将目标机的异常识别指令和异常处理指令一并进行翻译，加入待执行的指令块中，使宿主机在执行阶段能正确识别和处理异常，无需频繁跳出执行阶段，实现JIT功能级仿真器的性能提升，解决现有JIT功能级仿真器异常处理时速度大幅降低的问题。附图说明0050 为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使

21、用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。0051 图1为本发明实施例一所提供的即时功能级仿真器的实现方法的流程图；0052 图2为本发明实施例二所提供的即时功能级仿真器的实现装置的结构示意图；0053 图3为本发明实施例三所提供的即时功能级仿真器的实现装置的结构示意图。说 明 书CN 103077073 A4/6页7具体实施方式0054 为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，

22、所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。0055 实施例一0056 图1为本发明实施例一所提供的即时功能级仿真器的实现方法的流程图。本实施例的方法适用于JIT功能级仿真器在异常处理的场景。该方法由即时功能级仿真器的实现装置执行，该装置通常以硬件和/或软件的方式来实现，集成在仿真处理器中，其中仿真处理器可以为计算机等任意具备指令执行功能的处理器。仿真处理器一般作为宿主机，模拟目标机的工作过程。例如，对于数字信号处理（Digital Signal Processing，

23、以下简称DSP）芯片，其可以作为目标机，在不存在目标机环境的情况下，可以通过使用JIT功能级仿真器，由计算机作为宿主机模拟目标机的执行动作，从而完成目标机机器指令在宿主机上的执行。本实施例的方法包括如下步骤：0057 步骤110、读入目标机的机器指令。0058 其中，JIT功能级仿真器从目标机读取需要仿真的机器指令，机器指令是二进制文件格式的，能够被目标机执行的指令，例如C语言程序。0059 步骤120、将所述机器指令以及所述机器指令的异常识别指令和异常处理指令进行翻译，成为宿主机的执行仿真指令、异常识别仿真指令和异常处理仿真指令。0060 其中，JIT功能级仿真器将所述机器指令翻译成为宿主机

24、可以执行的执行仿真指令；按照预设规则获取所述机器指令的异常识别指令和异常处理指令，并将所述异常识别指令和异常处理指令翻译为宿主机的异常识别仿真指令和异常处理仿真指令。其中将所述异常识别指令翻译为宿主机的异常识别仿真指令具体是指将设定异常机器指令对应的异常识别指令进行翻译，成为宿主机的异常识别仿真指令，并加入到所述设定异常机器指令对应的执行仿真指令位置前。而所述设定异常机器指令具体是指机器指令中可能触发异常的指令；所述异常识别指令具体是指所述设定异常机器指令中的异常识别操作。JIT功能级仿真器可以分为两个阶段：翻译阶段和执行阶段。可以将本步骤理解为JIT功能级仿真器的翻译阶段。本发明实施例与本发

25、明背景技术部分所描述的JIT功能级仿真器的区别之一在于：在翻译阶段增加对异常识别指令和异常处理指令的翻译，并将所述设定异常机器指令翻译后的异常识别仿真指令加入到所述设定异常机器指令对应的执行仿真指令位置前。0061 步骤130、将所述执行仿真指令、异常识别仿真指令和异常处理仿真指令存储至宿主机的内存中。0062 其中，所述内存通常认为是可供JIT功能级仿真器在所述执行阶段访问的内存单元。将所述执行仿真指令、异常识别仿真指令和异常处理仿真指令存储至宿主机的内存中之后，还包括：将所述异常处理仿真指令在内存中的存储地址索引，添加至对应的异常识别仿真指令中，以便在识别到异常时调用所述异常处理仿真指令。

26、0063 步骤140、从所述内存中读取所述仿真指令，并通过所述宿主机执行，且在执行所述异常识别仿真指令而识别到异常时，调用执行所述异常处理仿真指令以处理所述异常。说 明 书CN 103077073 A5/6页80064 其中，JIT功能级仿真器从所述内存中读取所述执行仿真指令，并通过所述宿主机执行；在执行所述异常识别仿真指令而识别到异常时，设置与所述异常对应的标志位，并根据所述标志位从对应的异常识别仿真指令中查询获取所述索引，最后根据索引调用执行异常处理仿真指令。本发明实施例与本发明背景技术部分所描述的JIT功能级仿真器的区别之二在于：在执行阶段直接对异常进行处理，无需频繁跳出。0065 本发

27、明实施例在JIT功能级仿真器的翻译阶段，额外增加对异常的翻译，即机器指令的异常识别指令和异常处理指令的翻译。之后在JIT功能级仿真器的执行阶段，执行所述异常识别仿真指令而识别到异常时，直接调用执行所述异常处理仿真指令以处理所述异常，从而避免频繁跳出，由此避免JIT功能级仿真器异常情况速度大幅降低的问题。0066 在上述技术方案的基础上，优选的是：将所述机器指令以及所述机器指令的异常识别指令和异常处理指令进行翻译，成为宿主机的执行仿真指令、异常识别仿真指令和异常处理仿真指令包括：将所述机器指令以及所述机器指令的异常识别指令和异常处理指令翻译为宿主机的中间指令，调用低级虚拟机(Low Level

28、Virtual Machine，以下简称LLVM)编译器将读入中间指令编译成宿主机可执行的执行仿真指令、异常识别仿真指令和异常处理仿真指令。0067 在本发明实施例中，LLVM编译器可以省略（或用其他形式的编译器替换），将目标主机指令直接翻译为宿主机指令。这样可节省所述LLVM编译器的调用和执行开销，但它降低的指令的兼容性，并且无法获得LLVM编译器指令优化带来的性能增益。0068 实施例二0069 图2为本发明实施例二所提供的即时功能级仿真器的实现装置的结构示意图。本实施例的装置，可以用于执行本发明实施例一提供的即时功能级仿真器的实现方法的技术方案，该装置具体包括如下：读取模块210，翻译模

29、块220，存储模块230和执行模块240。0070 其中，读取模块210，用于读入目标机的机器指令；翻译模块220，用于将所述机器指令以及所述机器指令的异常识别指令和异常处理指令进行翻译，成为宿主机的执行仿真指令、异常识别仿真指令和异常处理仿真指令；存储模块230，用于将所述执行仿真指令、异常识别仿真指令和异常处理仿真指令存储至宿主机的内存中；执行模块240，用于从所述内存中读取所述仿真指令，并通过所述宿主机执行，且在执行所述异常识别仿真指令而识别到异常时，调用执行所述异常处理仿真指令以处理所述异常。0071 在上述基础上，翻译模块220优选是包括：机器指令翻译单元221，异常识别指令获取单元

30、222，异常处理指令获取单元223，异常识别指令翻译单元224和异常处理指令翻译单元225。其中，机器指令翻译单元221，用于将所述机器指令翻译成为宿主机的执行仿真指令；异常识别指令获取单元222，用于按照预设规则获取所述机器指令的异常识别指令；异常处理指令获取单元223，用于按照预设规则获取所述机器指令的异常处理指令；异常识别指令翻译单元224，用于将所述异常识别指令翻译为宿主机的异常识别仿真指令，具体是指将设定异常机器指令对应的异常识别指令进行翻译，成为宿主机的异常识别仿真指令，并加入到所述设定异常机器指令对应的执行仿真指令位置前；异常处理指令翻译单元225，用于将所述异常处理指令翻译为宿

31、主机的异常处理仿真指令。0072 在上述基础上，优选是还包括：添加索引模块250，用于在将所述执行仿真指令、异常识别仿真指令和异常处理仿真指令存储至宿主机的内存中之后，将所述异常处理仿真说 明 书CN 103077073 A6/6页9指令在内存中的存储地址索引，添加至对应的异常识别仿真指令中，以便在识别到异常时调用所述异常处理仿真指令。0073 在上述基础上，执行模块240优选是包括：执行仿真指令单元241，设置标志位单元242，获取索引单元243和异常处理单元244。其中，执行仿真指令单元241，用于从所述内存中读取所述执行仿真指令，并通过所述宿主机执行；设置标志位单元242，用于在执行所述

32、异常识别仿真指令而识别到异常时，设置与所述异常对应的标志位；获取索引单元243，用于根据所述标志位从对应的异常识别仿真指令中查询获取所述索引；异常处理单元244，用于根据索引调用执行异常处理仿真指令。0074 本实施例用于执行本发明实施例一所提供的即时功能级仿真器的实现方法的技术方案，具备相应的功能模块，其实现原理和有益效果类似，此处不再赘述。0075 实施例三0076 图3为本发明实施例三所提供的即时功能级仿真器的实现装置的结构示意图。参照图3，在图2所示的结构示意图基础上，翻译模块220可以包括：中间指令单元226和编译中间指令单元227。0077 其中，中间指令单元226，用于将所述机器

33、指令以及所述机器指令的异常识别指令和异常处理指令翻译为宿主机的中间指令；编译中间指令单元227，用于采用编译器将所述中间指令编译为宿主机的执行仿真指令、异常识别仿真指令和异常处理仿真指令。0078 本实施例用于执行本发明实施例一所提供的即时功能级仿真器的实现方法的技术方案，具备相应的功能模块，其实现原理和有益效果类似，此处不再赘述。0079 本发明实施例还提供一种仿真处理器，所述仿真处理器包括内存，还包括本发明任意实施例所述的即时功能级仿真器的实现装置。0080 所述仿真处理器可以完成上述实施例所有功能，其实现原理和有益效果类似，此处不再赘述。该仿真处理器可以为计算机等通常具备内存和指令执行功

34、能的设备。0081 综上所述的本发明实施例的技术方案，通过在JIT功能级仿真器的翻译阶段预加入对应的异常识别指令和异常处理处理指令，使其能在执行阶段正确识别和处理异常，无需频繁地跳出，从而使JIT功能级仿真器在异常场景下，执行速度较高。0082 本领域普通技术人员可以理解：实现上述各方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成。前述的程序可以存储于一计算机可读取存储介质中。该程序在执行时，执行包括上述各方法实施例的步骤；而前述的存储介质包括：ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。0083 最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。说 明 书CN 103077073 A1/3页10图1说 明 书 附 图CN 103077073 A10