一种自动检测韦根输入的控制器接口及控制方法.pdf

1、10申请公布号CN102323914A43申请公布日20120118CN102323914ACN102323914A21申请号201110113279022申请日20110427G06F13/24200601G07C9/0020060171申请人杭州晟元芯片技术有限公司地址310012浙江省杭州市西湖区天目山路176号17幢203室72发明人马震伟吴婷74专利代理机构杭州九洲专利事务所有限公司33101代理人陈继亮54发明名称一种自动检测韦根输入的控制器接口及控制方法57摘要本发明涉及一种自动检测韦根输入的控制器接口及控制方法，韦根模块挂接在总线桥上，通过总线桥与内核CPU信号连接，内核CPU

2、通过总线桥传递一个时钟模块给韦根模块，通过WGIN预分频器分频出可供韦根模块工作的基准时钟；两个外接的GPIO口，经采样时钟进行数据采样，采集到与预设数据长度一致的数据，将其储存在寄存器WGINH_RESULT和WGINL_RESULT中，此时产生一个中断，此中断由中断使能控制是否传递给内核CPU。本发明有益的效果是本发明硬件自动接收韦根电平信号，不再需要主程序去轮询GPIO口的电平状态，从而不会出现丢数据的现象，解决了查询方式的弊端。然硬件根据用户的配置，只在接受完所有的数据后产生一次中断，从而不会中断频繁影响进程，解决了采用中断方式的弊端。51INTCL19中华人民共和国国家知识产权局12

3、发明专利申请权利要求书1页说明书5页附图2页CN102323924A1/1页21一种自动检测韦根输入的控制器接口，其特征在于韦根模块挂接在总线桥上，通过总线桥与内核CPU信号连接，内核CPU通过总线桥传递一个时钟模块给韦根模块，通过WGIN预分频器分频出可供韦根模块工作的基准时钟；用于接收到外部信号的两个外接的GPIO口，即WGIN_DATA0、WGIN_DATA1，经采样时钟进行数据采样，采集到与预设数据长度一致的数据，即WGIN数据长度，将其储存在寄存器WGINH_RESULT和WGINL_RESULT中，此时产生一个中断，此中断由中断使能控制是否传递给内核CPU。2一种采用如权利要求1所

4、述的自动检测韦根输入的控制器接口的控制方法，其特征在于客户通过控制器接口接收韦根信号步骤如下步骤1韦根WGIN初始化配置WGIN的工作时钟，写寄存器WGIN_CLKDIV；设置数据接收长度，写寄存器WGIN_CTRL71；清除WGIN中断查询标志，写寄存器WGIN_INTFLAG1；如果要配置WGIN中断使能，写寄存器WGIN_CTRL01，如果中断不使能则写0；步骤2韦根WGIN接收中断服务、产生WGIN中断后，清除WGIN中断标志，准备下次WGIN中断，写寄存器WGININTFLAG1；、读WGIN结果寄存器WGINH_RESULT，WGINL_RESULT；此寄存器中存放着从读头传过来的

5、完整的韦根信号。权利要求书CN102323914ACN102323924A1/5页3一种自动检测韦根输入的控制器接口及控制方法技术领域0001本发明涉及门禁控制系统，尤其是一种自动检测韦根输入的控制器接口及控制方法。背景技术0002WIEGAND协议是国际上统一的标准，是由摩托罗拉公司制定的一种通讯协议。它适用于涉及门禁控制系统的读卡器和卡片的许多特性。它有很多格式，标准的26BIT应该是最常用的格式。此外，还有34BIT、37BIT等格式。而标准26BIT格式是一个广泛使用的工业标准，并且对所有HIDHUMANINTERFACEDEVICE人机接口设备的用户开放。几乎所有的门禁控制系统都接受

6、标准的26BIT格式。0003韦根数据输出由二根线组成，分别是DATA0和DATA1；二根线分别将0或1输出。输出0时DATA0线上出现负脉冲；输出1时DATA1线上出现负脉冲；一个脉冲时间TL在20US至100US之间，脉冲的跳变时间TW在200US至20MS之间，如图2所示。0004现有的韦根接收信号方式有两种查询方式和外部中断方式。都各自存在着弊端。1、韦根的接收对时间的实时性要求比较高，如果用查询的方法接收会出现丢帧的现象假设查询到DATA0为0时主程序正在指向其他任务，等主程序执行完该任务时DATA0已经变为1了，那么这样就导致了一个0BIT的丢失，这样读出的卡号肯定奇偶校验通不过，

7、因此表现出CPU接收不到ID模块发送的卡号。2、采用外部中断的方式虽然不会出现丢数据的现象，但是中断次数太频繁，例如韦根26要中断26次，韦根34要中断34次，这会导致用户的进程常被打断，影响程序进程的连贯性。发明内容0005本发明的目的正是要解决上述技术存在的不足，而提供一种自动检测韦根输入的控制器接口及控制方法。0006本发明解决其技术问题采用的技术方案这种自动检测韦根输入的控制器接口，韦根模块挂接在总线桥上，通过总线桥与内核CPU信号连接，内核CPU通过总线桥传递一个时钟模块给韦根模块，通过WGIN预分频器分频出可供韦根模块工作的基准时钟；用于接收到外部信号的两个外接的GPIO口，即WG

8、IN_DATA0、WGIN_DATA1，经采样时钟进行数据采样，采集到与预设数据长度一致的数据，即WGIN数据长度，将其储存在寄存器WGINH_RESULT和WGINL_RESULT中，此时产生一个中断，此中断由中断使能控制是否传递给内核CPU。0007本发明所述的控制方法，客户通过控制器接口接收韦根信号步骤如下0008步骤1韦根WGIN初始化0009配置WGIN的工作时钟，写寄存器WGIN_CLKDIV；0010设置数据接收长度，写寄存器WGIN_CTRL71；0011清除WGIN中断查询标志，写寄存器WGIN_INTFLAG1；0012如果要配置WGIN中断使能，写寄存器WGIN_CTRL

9、01，如果中断不使能则写说明书CN102323914ACN102323924A2/5页40；0013步骤2韦根WGIN接收中断服务0014、产生WGIN中断后，清除WGIN中断标志，准备下次WGIN中断，写寄存器WGININTFLAG1；0015、读WGIN结果寄存器WGINH_RESULT，WGINL_RESULT；此寄存器中存放着从读头传过来的完整的韦根信号。0016本发明有益的效果是本发明针对韦根接受信号的特性很好的解决了以上两个弊端本发明硬件自动接收韦根电平信号，不再需要主程序去轮询GPIO口的电平状态，从而不会出现丢数据的现象，解决了查询方式的弊端。然硬件根据用户的配置，只在接受完所

10、有的数据后产生一次中断，从而不会中断频繁影响进程，解决了采用中断方式的弊端。附图说明0017图1为门禁和读头的数据传输示意图；0018图2为WGIN时序图；0019图3为本发明中韦根接收信号功能框图；0020图4为本发明中WGIN模块的挂接示意图；0021图5为本发明中WGIN初始化流程图；0022图6为本发明中WGIN接收中断服务子程序示意图。具体实施方式0023下面结合附图和实施例对本发明作进一步说明0024请参图4所示，韦根模块挂接在总线桥上，从而和内核CPU进行信号传递。内核CPU通过总线桥，传递一个时钟模块给韦根模块，经韦根分频器WGIN预分频器分频出可供韦根模块工作的基准时钟。两个

11、外接的GPIO口WGIN_DATA0，WGIN_DATA1接收到外部信号，经采样时钟进行数据采样，采集到与预设数据长度一致的数据WGIN数据长度，将其储存在寄存器WGINH_RESULTWGIN结果高32位寄存器和WGINL_RESULTWGIN结果低32位寄存器中，此时产生一个中断，此中断由中断使能控制是否传递给内核CPU。0025用户可以通过配置一些简单的寄存器实现韦根信号的接收。寄存器描述如下0026表1列出了这些寄存器名、偏移地址、访问方式及初始值等。0027表1WGIN寄存器0028寄存器名偏移地址R/W复位值描述WGIN_CLKDIV0X00R/W0X0A时钟采样分频寄存器WGIN

12、_CTRL0X04R/W0X00控制寄存器WGIN_INTFLAG0X08R/W0X00中断标志/清零寄存器WGINH_RESULT0X0CR/W0X00转换结果高位寄存器说明书CN102323914ACN102323924A3/5页5WGINL_RESULT0X10R/W0X00转换结果低位寄存器0029WGIN时钟采样分频寄存器WGIN_CLKDIV0030WGIN时钟采样分频寄存器WGIN_CLKDIV，确定采样频率，其位定义见表2。0031表2WGIN_CLKDIV0032域名位R/W复位值描述3116保留CLKDIV150R/W0X0AWGIN时钟分频数，分频数为WGINCLKDIV

13、120033WGIN控制寄存器WGIN_CTRL0034WGIN_CTRL用来配置WGIN的控制信号，描述见表3。0035表3WGIN_RSTDT0036域名位R/W复位值描述319保留START8R/W0X00写1启动接收数据，LEN71R/W0X00接收数据总长度INTEN0R/W0X00中断使能位，写1使能中断WGIN中断标志/清零寄存器WGIN_INTFLAG0037WGIN_INTFLAG，见表4，用来读取WGIN的中断标志，并清除WGIN中断标志，该寄存器写1清零。0038表4WGIN_INTFLAG0039域名位R/W复位值描述311保留INTFLAG0R/W0X00WIEGAN

14、D中断标志/清零寄存器0040WGIN转换结果寄存器高32位WGINH_RESULT0041WGINH_RESULT，见表5，为WGIN转换结果寄存器。一旦用户检测或查询到中断，用户便可以读取该寄存器获取WIEGAND的转换结果高32位。0042表5WGIN_RESULT0043说明书CN102323914ACN102323924A4/5页60044WGIN转换结果寄存器低32位WGINL_RESULT0045WGINH_RESULT，见表6，如果数据长度超过32位，剩余的结果存在此寄存器中，为WGIN转换结果寄存器。一旦用户检测或查询到中断，用户便可以读取该寄存器获取WIEGAND的转换结果

15、低32位。0046表6WGIN_RESULT0047NAMEBITSR/WRESETDESCRIPTION3110RESERVEDRESULTL90R0X00WGINCONVERSIONRESULT0048如图5、图6所示，客户通过此接口接收韦根信号步骤如下0049步骤1韦根WGIN初始化0050配置WGIN的工作时钟，写寄存器WGIN_CLKDIV0051设置数据接收长度，写寄存器WGIN_CTRL710052清除WGIN中断查询标志，写寄存器WGIN_INTFLAG10053如果要配置WGIN中断使能，写寄存器WGIN_CTRL01，如果中断不使能则写00054步骤2韦根WGIN接收中断服

16、务0055、产生WGIN中断后，清除WGIN中断标志，准备下次WGIN中断，写寄存器WGININTFLAG1；0056、读WGIN结果寄存器WGINH_RESULT，WGINL_RESULT；此寄存器中存放着从读头传过来的完整的韦根信号。0057本发明的特点如下00581韦根输入可以通过寄存器配置，以节省MEMORY空间，降低系统资源；00592硬件方式确保接收数据的准确性；00603大大降低了中断频率，解放了MCUMICROCONTROLUNIT微控制单元资源资源；00614IP逻辑简单，面积较小，成本较低；00625可通过IP，兼容现已有的多种韦根输入方式。0063术语解释0064门禁系统

17、0065又称出入管理控制系统ACCESSCONTROLSYSTEM。是一种管理人员进出的智能化管理系统。概括就是管理什么人什么时间可以进出那些门，并提供事后的查询报表等NAMEBITSR/WRESETDESCRIPTION3110RESERVEDRESULTH90R0X00WGINCONVERSIONRESULT说明书CN102323914ACN102323924A5/5页7等，常见的门禁系统有密码门禁系统，非接触卡门禁系统，指纹虹膜掌型生物识别门禁系统等的总称，门禁系统近几年发展很快，被广泛应用于管理控制系统中。0066读头0067读头就是读卡器，又称读出装置、扫描器、阅读器、通信器、读写器

18、，是控制系统中的读写模块。将读头芯片封装起来，主要通过韦根或者串口、IIC等方式与控制器进行通信，这就形成了简单的控制系统。目前读头的种类很多，主要包括键盘式、感应式和生物识别三种。0068门控制器0069门控制器是门的单向进出或门的双向进出，按照工业级技术要求设计的高性能门禁控制器。0070MCU0071MCUMICROCONTROLUNIT中文名称为微控制单元，又称单片微型计算机SINGLECHIPMICROCOMPUTER或者单片机，是指随着大规模集成电路的出现及其发展，将计算机的CPU、RAM、ROM、定时计数器和多种I/O接口集成在一片芯片上，形成芯片级的计算机，为不同的应用场合做不

19、同组合控制。0072GPIO口0073本文指MCU的引脚。0074外部中断方式0075本文中的外部中断方式是指门控制器中的MCU的GPIO口接收到从读头发出的电平信号所产生的终端，然后控制器的MCU对此中断的电平进行读取。0076外部查询方式0077本文中的外部查询方式是指门控制器中的MCU不断轮询自身连接到读头的GPIO口信号，如图1所示。0078除上述实施例外，本发明还可以有其他实施方式。凡采用等同替换或等效变换形成的技术方案，均落在本发明要求的保护范围。说明书CN102323914ACN102323924A1/2页8图1图2图3说明书附图CN102323914ACN102323924A2/2页9图4图5图6说明书附图CN102323914A