一种带隙基准电压源电路.pdf

1、10申请公布号CN102331811A43申请公布日20120125CN102331811ACN102331811A21申请号201110201605322申请日20110719G05F3/3020060171申请人暨南大学地址510630广东省广州市天河区黄埔大道西601号72发明人邓婉玲黄君凯杨帆74专利代理机构广州市华学知识产权代理有限公司44245代理人陈燕娴54发明名称一种带隙基准电压源电路57摘要本发明公开了一种带隙基准电压源电路，包括调整电阻和由MOS管组成的反馈环路，其特征在于所述调整电阻包括串联在反馈环路反馈端的第一组调整电阻和串联在反馈环路输出端的第二组调整电阻；第一组调整

2、电阻包括相串联的电阻R2和R3，第二组调整电阻包括相串联的电阻R2和R3，且第一组调整电阻的阻值与第二组调整电阻的阻值相等，电阻R2与R2的阻值相等，电阻R3与R3的阻值相等，电阻R2、R2、R3与R3的阻值均可调整。本发明电路的线性调整率明显优于现有无运放带隙基准电压源电路，因此电路的稳定性较高。51INTCL19中华人民共和国国家知识产权局12发明专利申请权利要求书1页说明书4页附图1页CN102331824A1/1页21一种带隙基准电压源电路，包括调整电阻和由MOS管组成的反馈环路，其特征在于所述调整电阻包括串联在反馈环路反馈端的第一组调整电阻和串联在反馈环路输出端的第二组调整电阻；第一

3、组调整电阻包括相串联的电阻R2和R3，第二组调整电阻包括相串联的电阻R2和R3，且第一组调整电阻的阻值与第二组调整电阻的阻值相等，电阻R2与R2的阻值相等，电阻R3与R3的阻值相等，电阻R2、R2、R3与R3的阻值均可调整。2根据权利要求1所述的带隙基准电压源电路，其特征在于所述反馈环路包括MOS管M1A、MOS管M1B、MOS管M2、MOS管M3A、MOS管M3B、MOS管M4、MOS管M5及MOS管M6；其中，MOS管M1A的栅极与M2、M4的漏极相连，漏极与M3A的漏极相连，源极与电阻R2相连；MOS管M1B的栅极与M2的栅极以及M3B的漏极相连，漏极与M3B的漏极相连，源极与电阻R2相

4、连；MOS管M2的漏极与M4的漏极相连，源极与电阻R2相连；MOS管M3A的栅极与M3B的栅极以及M11的源极相连，源极与直流电压源VDD相连；MOS管M3B的栅极与M4的栅极相连，源极与直流电压源VDD相连；MOS管M4的源极与直流电压源VDD相连；MOS管M5的栅极与M4的栅极相连，漏极与R2相连，源极与直流电压源VDD相连；MOS管M6的栅极与M4的栅极相连，漏极与电阻R2相连，源极与直流电压源VDD相连。3根据权利要求2所述的带隙基准电压源电路，其特征在于进一步包括MOS管M7和MOS管M8；MOS管M7的栅极与M4的栅极相连，源极与直流电压源VDD相连；MOS管M8的栅极与M4的栅极

5、相连，源极与直流电压源VDD相连；MOS管M3A、M3B、M4、M5、M6、M7及M8组成电流镜。4根据权利要求2所述的带隙基准电压源电路，其特征在于进一步包括MOS管M10和MOS管M11；MOS管M10和MOS管M11成源极跟随器；MOS管M10的漏极与M11的源极相连，源极与地相连；MOS管M11的栅极与M1A的漏极相连，漏极与直流电压源VDD相连。权利要求书CN102331811ACN102331824A1/4页3一种带隙基准电压源电路技术领域0001本发明涉及带隙基准电压源电路，尤其是一种适用于白光LED驱动芯片和电源管理类芯片的带隙基准电压源电路。背景技术0002适用于白光LED驱

6、动芯片和电源管理类芯片的带隙基准电压源可提供精确、稳定、与温度无关的基准电压，其工作原理是由双极型晶体管提供发射极偏压VBE，以及由两个晶体管之间的VBE产生热电压VT并经电阻网络放大倍，这两个电压叠加VREFVBEVT后，通过选择适当的放大倍数，可将两个电压的温度漂移相互抵消，从而获得在某一温度下温度系数为零的基准电压。0003目前，主流的带隙基准电压源电路可分为有运放即运算放大器和无运放两种类型，这两种带隙基准电压源电路均可产生12V13V的基准电压。0004其一，有运放的带隙基准电压源电路。国内外已相继报道了多种有运放带隙基准电压源电路的设计方法，这些电路的输出电压稳定和精确。但由于运放

7、的作用是稳定输出电压而没有直接用于产生输出电压，从而不可避免地增加了这些电路的复杂度和功耗。0005其二，无运放的带隙基准电压源电路。传统无运放带隙基准电压源电路的结构如图1所示，MOS管M1M4组成反馈环路，MOS管M1的源极电压等于三极管Q1的基极发射级电压VBE1；电阻R1上的电压，即三极管Q1与三极管Q2的基极电压差VEB等于Q1和Q2的发射极电压之差，这里VEB可用VTLNN表示，其中VT为热电压，N为Q1和Q2的发射极面积之比。设MOS管M1M2，MOS管M3M5的宽长比各自相等，则带隙基准电压为00060007由式可知，三极管Q3基极发射级电压VBE3的负温度系数抵消了VEB的正

8、温度系数，只要选取适当的电阻和N值，即可得到与温度无关的VREF。因此，与有运放的带隙基准电压源电路不同，无运放电路的所有电流损耗都直接用于产生VREF，从而降低了功耗。0008然而，无运放电路的最小电源电压MINVDD受到VEBVT2VDSAT的限制，这里VDSAT为MOS管的过驱动电压。由于VT05V，VDSAT01V，VEB07V，所以MINVDD14V，且各MOS管的漏极电压不同，故无运放电路的线性调整率较差。0009综上所述，目前有运放的带隙基准电压源电路都使用运放来稳定输出电压，由于没有直接用于产生输出电压，从而增加了这些电路的复杂度和功耗；无运放的带隙基准电压源电路则由于最小电源

9、电压受到限制，因而稳定性和线性调整率较差。发明内容0010针对现有带隙基准电压源电路的缺陷与不足，本发明的目的是提出一种带隙基准电压源电路，该电路不需要运算放大器，并同时汲取有运放电路在设计上的优点，用于改善无运放电路的稳定性和线性调整率。因此，可直接嵌入对功耗和面积要求较高的白光LED说明书CN102331811ACN102331824A2/4页4驱动芯片和电源管理类芯片等采用电池供电的便携式产品中。0011本发明的目的通过下述技术方案实现本带隙基准电压源电路，包括调整电阻和由MOS管组成的反馈环路，其特征在于所述调整电阻包括串联在反馈环路反馈端的第一组调整电阻和串联在反馈环路输出端的第二组

10、调整电阻；第一组调整电阻包括相串联的电阻R2和R3，第二组调整电阻包括相串联的电阻R2和R3，且第一组调整电阻的阻值与第二组调整电阻的阻值相等，电阻R2与R2的阻值相等，电阻R3与R3的阻值相等，电阻R2、R2、R3与R3的阻值均可调整。0012所述反馈环路包括MOS管M1A、MOS管M1B、MOS管M2、MOS管M3A、MOS管M3B、MOS管M4、MOS管M5及MOS管M6；其中，MOS管M1A的栅极与M2、M4的漏极相连，漏极与M3A的漏极相连，源极与电阻R2相连；MOS管M1B的栅极与M2的栅极以及M3B的漏极相连，漏极与M3B的漏极相连，源极与电阻R2相连；MOS管M2的漏极与M4的

11、漏极相连，源极与电阻R2相连；MOS管M3A的栅极与M3B的栅极以及M11的源极相连，源极与直流电压源VDD相连；MOS管M3B的栅极与M4的栅极相连，源极与直流电压源VDD相连；MOS管M4的源极与直流电压源VDD相连；MOS管M5的栅极与M4的栅极相连，漏极与R2相连，源极与直流电压源VDD相连；MOS管M6的栅极与M4的栅极相连，漏极与电阻R2相连，源极与直流电压源VDD相连。0013上述的带隙基准电压源电路，进一步包括MOS管M7和MOS管M8；MOS管M7的栅极与M4的栅极相连，源极与直流电压源VDD相连；MOS管M8的栅极与M4的栅极相连，源极与直流电压源VDD相连；MOS管M3A

12、、M3B、M4、M5、M6、M7及M8组成电流镜。0014上述的带隙基准电压源电路，进一步包括MOS管M10和MOS管M11；MOS管M10和MOS管M11成源极跟随器；MOS管M10的漏极与M11的源极相连，源极与地相连；MOS管M11的栅极与M1A的漏极相连，漏极与直流电压源VDD相连。0015本发明提出的带隙基准电压源电路，可以作为核心模块方便地嵌入LED驱动芯片和LDO、PMU等电源管理类芯片。与传统的带隙基准电压源电路相比，本发明没有使用运放结构，而是采用改进反馈环路和调整电阻等方式，保证了电路的主要电流损耗用于产生输出电压，在降低电路功耗的同时既减小了电路面积，又改善了无运放电路的

13、线性调整率，从而增加芯片的市场竞争力。与现有技术相比，具有如下的优点及有益效果00161、本发明提出的带隙基准电压源电路与目前典型的有运放带隙基准电压源电路比较，可有效地减小电路面积。本发明电路使用的器件数量明显少于现有典型的有运放带隙基准电压源电路，因此所需的电路芯片面积较小。00172、本发明提出的带隙基准电压源电路，其主要电流损耗用于产生输出电压，与目前典型的有运放带隙基准电压源电路比较，可有效地降低电路功耗。电流损耗是衡量带隙基准电压源电路功耗的主要技术指标，因此本发明电路的功耗较小。00183、本发明提出的带隙基准电压源电路，线性调整率明显优于现有无运放带隙基准电压源电路，因此电路的

14、稳定性较高。附图说明0019图1是传统的无运放带隙基准电压源的原理图；0020图2是本发明带隙基准电压源电路的原理图。说明书CN102331811ACN102331824A3/4页5具体实施方式0021下面结合实施例及附图对本发明作进一步详细的描述，但本发明的实施方式不限于此。0022实施例0023图2给出了本发明提出的采用改进反馈环路和调整电阻值等方法设计的带隙基准电压源电路。如图2所示，本发明采用MOS管M1A、MOS管M1B、MOS管M2、MOS管M3A、MOS管M3B、MOS管M4、MOS管M5及MOS管M6组成反馈环路，代替图1所示传统带隙基准电压源电路的反馈环路MOS管M1M4，并

15、调整了传统带隙基准电压源电路中的电阻结构。0024从图2可知，本发明包括由MOS管组成的反馈环路、串联在反馈环路反馈端的第一组调整电阻和串联在反馈环路输出端的第二组调整电阻。第一组调整电阻包括相串联的电阻R2和R3，第二组调整电阻包括相串联的电阻R2和R3，且第一组调整电阻的阻值与第二组调整电阻的阻值相等，电阻R2与R2的阻值相等，电阻R3与R3的阻值相等，电阻R2、R2、R3与R3的阻值均可调整。反馈环路包括MOS管M1A、MOS管M1B、MOS管M2、MOS管M3A、MOS管M3B、MOS管M4、MOS管M5及MOS管M6。其中，MOS管M1A的栅极与M2、M4的漏极相连，漏极与M3A的漏

16、极相连，源极与电阻R2相连；MOS管M1B的栅极与M2的栅极以及M3B的漏极相连，漏极与M3B的漏极相连，源极与电阻R2相连；MOS管M2的漏极与M4的漏极相连，源极与电阻R2相连；MOS管M3A的栅极与M3B的栅极以及M11的源极相连，源极与直流电压源VDD相连；MOS管M3B的栅极与M4的栅极相连，源极与直流电压源VDD相连；MOS管M4的源极与直流电压源VDD相连；MOS管M5的栅极与M4的栅极相连，漏极与R2相连，源极与直流电压源VDD相连；MOS管M6的栅极与M4的栅极相连，漏极与电阻R2相连，源极与直流电压源VDD相连。MOS管M7的栅极与M4的栅极相连，漏极与M9的漏极相连，源极

17、与直流电压源VDD相连；MOS管M8的栅极与M4的栅极相连，漏极与R4相连，源极与直流电压源VDD相连；MOS管M9的栅极与M10的栅极相连，源极与地相连；MOS管M10的漏极与M11的源极相连，源极与地相连；MOS管M11的栅极与M1A的漏极相连，漏极与直流电压源VDD相连；三极管Q1的基极与地相连，发射机与R1相连，集电极与地相连；三极管Q2的基极与地相连，发射机与R2相连，集电极与地相连。0025在本实施例中，本发明具体的原理如下0026其一，图2中电流由MOS管M1B、M2的源极分别经节点X、节点Y流入电阻R3、R3；图中电阻R2与R2的阻值相等，电阻R3与R3的阻值相等。注意到W/L

18、34W/L58，则有ID34ID58I，这里，系数满足01，W/L为相应MOS管的宽长比。由于MOS管M1M6的环路反馈作用，节点X电压值VX和节点Y电压值VY相等，因此有002700280029其中，VEB是三极管Q1与三极管Q2的基极电压差。由1、2两式，可得到0030说明书CN102331811ACN102331824A4/4页600310032可见，选择适当的值和电阻值，便可得到与温度无关的基准电压VREF。其中，MOS管M3A、M3B、M4、M5、M6、M7及M8组成电流镜，MOS管M11和MOS管M10组成源极跟随器。若将节点C与节点D连接，则PMOS管M3M8的栅极电压小于漏极电

19、压，因此减少了电流镜的电压裕度。这里，最小电源电压MINVDD可表示为0033MINVDDMAXVEBVDSAT，VXVT2VDSAT50034因此，通过调整电阻R2和R3的阻值，使最小电源电压MINVDD只受到VEBVDSAT的限制，VDSAT为MOS管的过驱动电压，便可降低电路的功耗。0035其二，在图2中，注意到W/L1AKW/L1B，W/L3AKW/L3B，式中系数K1。则其开环增益增加为GM1AGM2RDS2ZY/R4，其中R4是MOS管M4的输出阻抗，其值为且大于ZY。所增加的环路增益使节点B的电压接近于节点E的电压，流经MOS管M1B和MOS管M2的电流只受其宽长比的影响，因此，节点X电压值VX和节点Y电压值VY可稳定地保持相等。0036综上所述，采用上述提出的带隙基准电压源电路的设计方案，既可改善线性调整率，同时又减少了芯片面积和电流损耗。0037上述实施例为本发明较佳的实施方式，但本发明的实施方式并不受上述实施例的限制，其他的任何未背离本发明的精神实质与原理下所作的改变、修饰、替代、组合、简化，均应为等效的置换方式，都包含在本发明的保护范围之内。说明书CN102331811ACN102331824A1/1页7图1图2说明书附图CN102331811A