一种快速傅里叶变换处理器.pdf

1、10申请公布号CN102339274A43申请公布日20120201CN102339274ACN102339274A21申请号201110326494922申请日20111024G06F17/1420060171申请人中国科学院微电子研究所地址100029北京市朝阳区北土城西路3号72发明人张挺陈岚冯燕74专利代理机构北京集佳知识产权代理有限公司11227代理人逯长明54发明名称一种快速傅里叶变换处理器57摘要本发明公开了一种快速傅里叶变换处理器，包括N个计算单元和N2个存储单元，其中，对于N2个存储单元中任一存储单元循环在N2个时间段内按顺序执行包括初始数据接收操作、N个不同的数据更新操作以

2、及最终数据输出操作在内的N2个操作，在N2个时间段内的任意一当前时间段中，所述N2个存储单元一一对应地执行所述N2个操作中的一个操作。本发明可以在不降低运算速度的前提下减小每个处理器中的存储单元的个数，因此可以有效减小处理器的尺寸。51INTCL19中华人民共和国国家知识产权局12发明专利申请权利要求书1页说明书6页附图5页CN102339287A1/1页21一种快速傅里叶变换处理器，其特征在于，包括N个计算单元以及N2个存储单元，所述N为自然数，其中对于N2个存储单元中任一存储单元循环在N2个时间段内按顺序执行包括初始数据接收操作、N个不同的数据更新操作以及最终数据输出操作在内的N2个操作，

3、在N2个时间段内的任意一当前时间段中，所述N2个存储单元一一对应地执行所述N2个操作中的一个操作，且在该当前时间段的下一时间段中，所述N2个存储单元中的每个存储单元执行该存储单元在所述当前时间段内所执行操作的下一顺序操作；其中，所述N个不同的数据更新操作中的任一数据更新操作包括与该数据操作所对应的存储单元将所存储的数据发送到相应的计算单元中进行计算，获得计算结果并替换原存储数据，其中，所述N个计算单元一一对应所述N个不同的数据更新操作中的计算。2根据权利要求1所述的处理器，其特征在于，所述存储单元为随机存储单元RAM。3根据权利要求1所述的处理器，其特征在于，所述计算单元为基R蝶算单元，其中R

4、为自然数。4根据权利要求1至3所述的处理器，其特征在于，所述计算单元与所述存储单元之间通过多路选择器进行连接。5一种快速傅里叶变换处理器的工作方法，其特征在于，包括为处理器设置N个计算单元以及N2个存储单元，所述N为自然数；对于N2个存储单元中任一存储单元循环在N2个时间段内按顺序执行包括初始数据接收操作、N个不同的数据更新操作以及最终数据输出操作在内的N2个操作，在N2个时间段内的任意一当前时间段中，所述N2个存储单元一一对应地执行所述N2个操作中的一个操作，且在该当前时间段的下一时间段中，所述N2个存储单元中的每个存储单元执行该存储单元在所述当前时间段内所执行操作的下一顺序操作；其中，所述

5、N个不同的数据更新操作中的任一数据更新操作包括与该数据操作所对应的存储单元将所存储的数据发送到相应的计算单元中进行计算，获得计算结果并替换原存储数据，其中，所述N个计算单元一一对应所述N个不同的数据更新操作中的计算。6根据权利要求5所述的方法，其特征在于，所述存储单元为随机存储单元RAM。7根据权利要求5所述的方法，其特征在于，所述计算单元为基R蝶算单元，其中R为自然数。8根据权利要求5至7所述的方法，其特征在于，所述计算单元与所述存储单元之间通过多路选择器进行连接。9根据权利要求5所述的方法，其特征在于，当所述N为1时，所述N2个存储单元中任一存储单元循环在N2个时间段内按顺序执行包括初始数

6、据接收操作、N个不同的数据更新操作以及最终数据输出操作在内的N2个操作，包括接收输入的初始数据；将该存储单元中的数据发送到计算单元中进行计算，接收计算结果并替换该存储单元中的数据；将存储单元中的数据输出。权利要求书CN102339274ACN102339287A1/6页3一种快速傅里叶变换处理器技术领域0001本发明涉及运算处理器技术领域，特别是涉及一种快速傅里叶变换处理器。背景技术0002快速傅里叶变换FASTFOURIERTRANSFORM，FFT在计算机、通信、气象学、光学等多个领域应用广泛，快速傅里叶变换处理器是实现快速傅里叶变换的高效器件。为了快速得出傅里叶变换的结果，FFT使用抽选

7、法将N点的离散傅里叶变换DFT分解为两个N/2的DFT，然后继续进行分解，直到分解为多个2点或4点的DFT。如图1所示，为基2时间抽选法8点FFT算法流图。从图1中可以看出整个运算过程分为四个阶段0、倒序重排；1、第一次迭代运算；2、第二次迭代运算；3、第三次迭代运算。每一次迭代运算都可以使用一个蝶算单元进行计算。对于N点基R的FFT，需要LOGRN次迭代运算。0003为了提高实际运算速度，人们开发出了级联处理运算的方式，如2所示为现有的应用级联处理运算的8点基2快速傅里叶变换的处理器的结构示意图，图3所示为4点基2快速傅里叶变换的处理器的结构示意图。如图2所示，对于基2时间抽选法8点FFT，

8、可以使用8个存储单元和三个基2蝶算单元进行计算处理。这种运算方式的好处是运算速度较高。它的存储结构采用“乒乓操作”，输入数据流被分配到两个存储单元。在第1个周期，将输入的数据送入第一存储单元001；在第2个周期，将输入的数据送入第二存储单元002，同时将第一存储单元001中上一周期存储的数据送到第一基2蝶算单元021中进行计算处理，将运算的结果存储到第三存储单元003中；在第3个周期，第一存储单元001再次存入数据，同时第二存储单元002中上一周期存储的数据被送到第一基2蝶算单元021中进行运算处理，将运算的结果存储到第四存储单元004中。后面的存储单元和基2蝶算单元按照相似的流程进行处理，第

9、七存储单元007或第八存储单元008中存储的即为最终计算结果。整个处理器不停的按照这样的步骤进行处理，每个周期都可以获得一个最终计算结果，大大提高了运算速度。0004随着科学技术的发展，人们对处理器的要求也越来越高，人们要求处理器更加的小型化，而处理器中存储单元的多少是影响处理器尺寸的重要因素。现有的级联处理运算需要2LOGRN2个存储单元，致使处理器小型化存在困难。因此，如何减少FFT处理器中存储单元的个数成为了摆在研发人员面前的一个技术难题。发明内容0005为解决上述技术问题，本发明实施例提供一种快速傅里叶变换处理器，以实现减小处理器面积的目的，技术方案如下0006一种快速傅里叶变换处理器

10、，包括N个计算单元以及N2个存储单元，所述N为自然数，其中0007对于N2个存储单元中任一存储单元循环在N2个时间段内按顺序执行包括初始数据接收操作、N个不同的数据更新操作以及最终数据输出操作在内的N2个操作，在N2说明书CN102339274ACN102339287A2/6页4个时间段内的任意一当前时间段中，所述N2个存储单元一一对应地执行所述N2个操作中的一个操作，且在该当前时间段的下一时间段中，所述N2个存储单元中的每个存储单元执行该存储单元在所述当前时间段内所执行操作的下一顺序操作；0008其中，所述N个不同的数据更新操作中的任一数据更新操作包括与该数据操作所对应的存储单元将所存储的数

11、据发送到相应的计算单元中进行计算，获得计算结果并替换原存储数据，其中，所述N个计算单元一一对应所述N个不同的数据更新操作中的计算。0009优选的，所述存储单元为随机存储单元RAM。0010优选的，所述计算单元为基R蝶算单元，其中R为自然数。0011优选的，所述计算单元与所述存储单元之间通过多路选择器进行连接。0012与上面的一种快速傅里叶变换出路器相对应，本发明还提供了一种快速傅里叶变换处理器的工作方法，包括0013为处理器设置N个计算单元以及N2个存储单元，所述N为自然数；0014对于N2个存储单元中任一存储单元循环在N2个时间段内按顺序执行包括初始数据接收操作、N个不同的数据更新操作以及最

12、终数据输出操作在内的N2个操作，在N2个时间段内的任意一当前时间段中，所述N2个存储单元一一对应地执行所述N2个操作中的一个操作，且在该当前时间段的下一时间段中，所述N2个存储单元中的每个存储单元执行该存储单元在所述当前时间段内所执行操作的下一顺序操作；0015其中，所述N个不同的数据更新操作中的任一数据更新操作包括与该数据操作所对应的存储单元将所存储的数据发送到相应的计算单元中进行计算，获得计算结果并替换原存储数据，其中，所述N个计算单元一一对应所述N个不同的数据更新操作中的计算。0016优选的，所述存储单元为随机存储单元RAM。0017优选的，所述计算单元为基R蝶算单元，其中R为自然数。0

13、018优选的，所述计算单元与所述存储单元之间通过多路选择器进行连接。0019优选的，当所述N为1时，所述N2个存储单元中任一存储单元循环在N2个时间段内按顺序执行包括初始数据接收操作、N个不同的数据更新操作以及最终数据输出操作在内的N2个操作，包括0020接收输入的初始数据；0021将该存储单元中的数据发送到计算单元中进行计算，接收计算结果并替换该存储单元中的数据；0022将存储单元中的数据输出。0023通过应用以上技术方案，本发明可以在不降低运算速度的前提下使每个处理器中的存储单元个数减小，因此可以有效减小处理器的尺寸。附图说明0024为了更清楚地说明本发明实施例或现有技术中的技术方案，下面

14、将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。0025图1为基2时间抽选法8点FFT算法流图；说明书CN102339274ACN102339287A3/6页50026图2为现有的应用级联处理运算的8点基2快速傅里叶变换的处理器的结构示意图；0027图3所示为现有的应用级联处理运算的4点基2快速傅里叶变换的处理器的结构示意图；0028图4为本发明实施例提供的一种4点基2快速傅里叶变换处理器的结构示意图；0029图5为本发明实施例提供的一种

15、4点基2快速傅里叶变换处理器周期A的数据处理示意图；0030图6为本发明实施例提供的一种4点基2快速傅里叶变换处理器周期A1的数据处理示意图；0031图7为本发明实施例提供的一种4点基2快速傅里叶变换处理器周期A2的数据处理示意图；0032图8为本发明实施例提供的一种4点基2快速傅里叶变换处理器周期A3的数据处理示意图；0033图9为本发明实施例提供的另一种4点基2快速傅里叶变换处理器的结构示意图；0034图10为本发明实施例提供的一种快速傅里叶变换处理器的工作方法中4点基2FFT某一数据的执行流程图。具体实施方式0035为了使本技术领域的人员更好地理解本发明中的技术方案，下面将结合本发明实施

16、例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。0036本发明实施例提供的一种快速傅里叶变换处理器，包括N个计算单元，以及N2个存储单元，所述N为自然数，其中0037对于N2个存储单元中任一存储单元循环在N2个时间段内按顺序执行包括初始数据接收操作、N个不同的数据更新操作以及最终数据输出操作在内的N2个操作，在N2个时间段内的任意一当前时间段中，所述N2个存储单元一一对应地执行所述N2个操作中的一个操

17、作，且在该当前时间段的下一时间段中，所述N2个存储单元中的每个存储单元执行该存储单元在所述当前时间段内所执行操作的下一顺序操作；0038其中，所述N个不同的数据更新操作中的任一数据更新操作包括与该数据操作所对应的存储单元将所存储的数据发送到相应的计算单元中进行计算，获得计算结果并替换原存储数据，其中，所述N个计算单元一一对应所述N个不同的数据更新操作中的计算。0039当然，上述“N”也可以由LOGRN代替，以便于与现有技术对比。0040其中，存储单元可以为随机存储单元RAM；计算单元可以为基R蝶算单元，其中R为自然数。0041其中，计算单元与存储单元之间可以通过多路选择器进行连接。0042为方

18、便理解，下面采用另外一种对本发明的快速傅里叶变换处理器的描述方式说明书CN102339274ACN102339287A4/6页60043一种快速傅里叶变换处理器，包括N个计算单元，以及N2个存储单元，所述N为自然数，其中0044所述N个计算单元分别为第1计算单元，第2计算单元，和第N计算单元，所述第N计算单元用于对第N级数据执行计算操作，其中，第N级数据指初始数据从处理器外部输入经过所述N个计算单元N1次计算后存至存储单元的数据，其中，NN；0045在N2个时间段内的任意一当前时间段中，所述N2个存储单元中的第一存储单元接收处理器外部输入的初始数据，所述N2个存储单元中的第N2存储单元向处理器

19、外部输出已存储的第N级数据；所述N个计算单元按照存储单元中数据级数一一对应地与所述N2个存储单元中的其余N个存储单元电性相通，其中，所述第N计算单元将与之相对应的存储单元中第N级数据进行计算，获得第N1级数据，并将所述第N1级数据送回所述与之相对应的存储单元替换所述第N级数据，所述当前时间段中与第N计算单元相对应的存储单元，在所述当前时间段的下一时间段中，与第N1计算单元电性相通。0046其中，所述电性相通即为将存储单元中数据输入计算单元中进行计算，并使计算结果替换该存储单元中的数据。0047需要说明的是，第1级数据即为初始数据，即外部向存储单元输入的数据。0048需要说明的是，第1、第2存储

20、单元仅用于输入输出的功能区分，并不限制存储单元在处理器当中的物理位置关系。0049为方便理解下面举例说明当计算单元为基2蝶算单元，且N4时，如图4所示，本发明实施例提供的一种快速傅里叶变换处理器包括00502个基2蝶算单元第一基2蝶算单元021和第二基2蝶算单元022；0051四个存储单元第一存储单元001、第二存储单元002、第三存储单元003和第四存储单元004。0052由于整个计算过程是循环执行的，因此随即选择一个周期A，从该周期开始进行说明。0053周期A如图5所示，第一存储单元001存入初始数据11；第二存储单元002中初始数据21输入第一基2蝶算单元021中进行计算处理，得出计算结

21、果为数据22并替换第二存储单元002中原有数据21，即周期A后第二存储单元002中存储的为数据22；第三存储单元003中数据32输入第二基2蝶算单元022中进行计算处理，得出计算结果33并替换第三存储单元003中原有数据32；第四存储单元004中的数据43进行输出处理，数据43为初始数据41的最终计算结果。0054周期A1如图6所示，第四存储单元004中存入初始数据41；第一存储单元001中初始数据11输入第一基2蝶算单元021中进行计算处理，得出计算结果12并替换第一存储单元001中原有数据11；第二存储单元002中数据22输入第二基2蝶算单元022中进行处理，得出计算结果23并替换第二存储

22、单元002中原有数据22；第三存储单元003中数据33进行输出处理，数据33为初始数据31的最终计算结果；0055周期A2如图7所示，第三存储单元003中存入初始数据31；第四存储单元004中初始数据41输入第一基2蝶算单元021中进行计算处理，得出计算结果42并替换原有数据41；第一存储单元001中数据12输入第二基2蝶算单元022中进行计算，得出计算结果13并替换原有数据12；第二存储单元002中数据23进行输出处理，数据23为说明书CN102339274ACN102339287A5/6页7初始数据21的最终计算结果。0056周期A3如图8所示，第二存储单元002中存入初始数据21；第三存

23、储单元003中初始数据31输入第一基2蝶算单元021中进行计算，得出计算结果32并替换原有数据31；第四存储单元中数据42输入第二基2蝶算单元022进行计算，得出结果43并替换原有数据42；第一存储单元001中数据13进行输出处理，数据13为初始数据11的最终计算结果。0057周期A4与周期A的执行内容相同。0058当计算单元的个数为LOGRN时，本发明的快速傅里叶处理器需要LOGRN2个存储单元。0059从以上举例可以看出，本发明所需要的存储单元个数要比现有的级联处理运算需要的存储单元个数少LOGRN个，可以使处理器更加小型化。同时，本发明同样可以在每个周期得到一个最终计算结果，计算速度没有

24、任何降低。0060在实际应用中，计算单元与存储单元之间可以通过多路选择器进行连接。如图9所示，对于上面举例的4点基2快速傅里叶变换，第一多路选择器031可以控制各存储单元与第一基2蝶算单元021进行数据交互。对于上面的举例，周期A，第一多路选择器031控制第二存储单元002与第一基2蝶算单元进行数据交互。其他周期均可推导出，不再累述。0061相应于上面的装置实施例，本发明还提供一种快速傅里叶变换处理器的工作方法。0062一种快速傅里叶变换处理器的工作方法，包括0063为处理器设置N个计算单元以及N2个存储单元，所述N为自然数；0064对于N2个存储单元中任一存储单元循环在N2个时间段内按顺序执

25、行包括初始数据接收操作、N个不同的数据更新操作以及最终数据输出操作在内的N2个操作，在N2个时间段内的任意一当前时间段中，所述N2个存储单元一一对应地执行所述N2个操作中的一个操作，且在该当前时间段的下一时间段中，所述N2个存储单元中的每个存储单元执行该存储单元在所述当前时间段内所执行操作的下一顺序操作；0065其中，所述N个不同的数据更新操作中的任一数据更新操作包括与该数据操作所对应的存储单元将所存储的数据发送到相应的计算单元中进行计算，获得计算结果并替换原存储数据，其中，所述N个计算单元一一对应所述N个不同的数据更新操作中的计算。0066其中，存储单元可以为随机存储单元RAM。0067其中

26、，计算单元可以为基R蝶算单元，其中R为自然数。0068其中，计算单元和存储单元之间可以通过多路选择器进行连接。0069为方便理解，举例说明当计算单元为基2蝶算单元，且N4时，如图4所示，本发明实施例提供的一种快速傅里叶变换处理器包括00702个基2蝶算单元第一基2蝶算单元021和第二基2蝶算单元022；0071四个存储单元第一存储单元001、第二存储单元002、第三存储单元003和第四存储单元004。0072由于整个计算过程是循环执行的，因此随即选择一个周期A，从该周期开始进行说明。同时，本举例仅跟踪一个数据的整个执行过程，其他数据的执行过程与之类似。如图10所示，包括说明书CN1023392

27、74ACN102339287A6/6页80073周期AS101、处理器中第一存储单元001获得存入的数据11；0074周期A1S102、处理器中第一存储单元001中数据11输入处理器中第一基2蝶算单元021中进行计算处理，得出计算结果12并替换第一存储单元001中原有数据11；0075周期A2S103、处理器中第一存储单元001中数据12输入处理器中第二基2蝶算单元022中进行计算，得出计算结果13并替换原有数据12；0076周期A3S104、处理器中第一存储单元001中数据13进行输出处理，数据13为数据11的最终计算结果。0077由于有四个数据进行同时进行着上述处理，因此每一周期均会得出一

28、个最终计算结果，运算速度并没有降低。本发明所需要的存储单元个数要比现有的级联处理运算需要的存储单元个数少LOGRN个，因此可以使处理器更加小型化。0078本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于方法实施例而言，由于其基本相似于装置实施例，所以描述得比较简单，相关之处参见装置实施例的部分说明即可。0079需要说明的是，在本文中，诸如第1和第2等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。0080以上所述仅是本发明的具体实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。说明书CN102339274ACN102339287A1/5页9图1图2说明书附图CN102339274ACN102339287A2/5页10图3图4说明书附图CN102339274ACN102339287A3/5页11图5图6说明书附图CN102339274ACN102339287A4/5页12图7图8说明书附图CN102339274ACN102339287A5/5页13图9图10说明书附图CN102339274A