可实现节电的数通设备及其节电控制装置和方法.pdf

1、10申请公布号CN102339122A43申请公布日20120201CN102339122ACN102339122A21申请号201010238621522申请日20100723G06F1/3220060171申请人杭州华三通信技术有限公司地址310053浙江省杭州市高新技术产业开发区之江科技工业园六和路310号华为杭州生产基地72发明人段琳赵志宇李星爽钱嘉林74专利代理机构北京德琦知识产权代理有限公司11018代理人王一斌王琦54发明名称可实现节电的数通设备及其节电控制装置和方法57摘要本发明公开了一种可实现节电的数通设备及其节电控制装置和方法。本发明划分出针对不同接口的多个接口模块，当任意

2、接口模块所对应的接口均配置为下行接口并均持续DOWN状态后，可以控制该接口模块进入节电状态，以实现数通设备“非满配接入”的节电效果；而当数通设备的所有下行接口均持续DOWN状态后，还可以控制对应接口配置为上行接口的接口模块进入节电状态，以实现“非全时接入”的节电效果；进而，上行接口在其对应的接口模块进入节电状态后不会再处于UP状态，因而不会影响上级设备实施节电措施，从而还能够支持网络级别的节电控制。51INTCL19中华人民共和国国家知识产权局12发明专利申请权利要求书6页说明书19页附图9页CN102339135A1/6页21一种数通设备，其特征在于，包括若干接口模块，每个接口模块分别通过对

3、应的物理层模块连接该接口模块所对应的若干上行接口和/或若干下行接口；CPU模块，该CPU模块中的CPU芯片通过总线连接所有接口模块；以及，逻辑芯片，其通过对各物理层模块的自动检测获取各下行接口的状态；当任意接口模块所对应的所有接口均为下行接口并持续DOWN状态后，控制该接口模块进入节电状态；当数通设备的所有下行接口均持续DOWN状态后，控制上行接口所对应的接口模块进入节电状态、使上行接口被强置为DOWN状态；当任意DOWN状态的下行接口恢复UP状态后，控制该下行接口所对应的已进入节电状态的接口模块进入工作状态，并控制上行接口所对应的已进入节电状态的接口模块进入工作状态。2如权利要求1所述的数通

4、设备，其特征在于，逻辑芯片进一步在数通设备的所有下行接口均持续DOWN状态后，控制CPU模块进入节电状态；并进一步在任意DOWN状态的下行接口恢复UP状态后，控制已进入节电状态的CPU模块进入工作状态。3如权利要求2所述的数通设备，其特征在于，该数通设备进一步包括可对CPU模块中CPU芯片散热的风扇模块；且，逻辑芯片进一步在数通设备的所有下行接口均持续DOWN状态后，控制风扇模块进入节电状态；并进一步在任意DOWN状态的下行接口恢复UP状态后，控制已进入节电状态的风扇模块进入工作状态。4如权利要求1所述的数通设备，其特征在于，所有对应接口均为下行接口的接口模块的节电状态包括休眠模式和断电，上行

5、接口对应的接口模块的节电状态包括断电；且，逻辑芯片在任意接口模块所对应的所有接口均为下行接口并持续DOWN状态后，先控制该接口模块进入休眠模式，待进入休眠模式的该接口模块所对应的所有下行接口仍均持续DOWN状态后再控制该接口模块断电；在数通设备的所有下行接口均持续DOWN状态、且所有对应接口均为下行接口的接口模块均持续断电后，控制上行接口所对应的接口模块断电、使上行接口被强置为DOWN状态；当数通设备中任意DOWN状态的下行接口恢复UP状态后，控制该下行接口所对应的已进入休眠模式或已断电的接口模块进入工作状态，并控制上行接口所对应的已断电的接口模块进入工作状态。5如权利要求4所述的数通设备，其

6、特征在于，逻辑芯片进一步在其内置寄存器中记录各接口模块所对应的所有下行接口和/或上行接口状态、以及各接口模块的状态，并可供CPU芯片通过数据总线获取。6如权利要求5所述的数通设备，其特征在于，逻辑芯片进一步在检测到任意UP状态的下行接口变为DOWN状态时将内置寄存器中该下行接口的状态记录为DOWN；在检测到任意DOWN状态的下行接口变为UP状态时将内置寄存器中该下行接口的状态记录为UP，并在控制该下行接口所对应的接口模块进入工作状态的同时，将内置寄存器中该接口模块的状态记录为工作状态；逻辑芯片进一步在任意接口模块的所有对应接口均为下行接口、且内置寄存器中所记录的该接口模块的所有对应下行接口均为

7、DOWN状态时，对该接口模块所有下行接口的DOWN状态计时；逻辑芯片进一步在对所述任意接口模块所有下行接口的DOWN状态的计时到达时，从权利要求书CN102339122ACN102339135A2/6页3对应的物理层模块主动获取该接口模块的所有对应下行接口的状态，如果所获取的所有对应下行接口的状态均为DOWN状态，则在控制该接口模块进入休眠模式的同时将其内置寄存器中该接口模块的状态记录为休眠模式、并对该接口模块的休眠模式计时；逻辑芯片进一步在对所述任意接口模块的休眠模式计时到达时，从对应的物理层模块主动获取该接口模块所对应的所有下行接口的状态，如果所获取的所有下行接口的状态仍为DOWN状态，则

8、在控制该接口模块断电的同时将内置寄存器中该接口模块的状态记录为断电；逻辑芯片进一步在所述任意接口模块断电后，读取内置寄存器中所有下行接口的状态、以及所有接口模块的状态；在所读取的所有下行接口均为DOWN状态、且所有接口均为下行接口的各接口模块的状态均为断电时，对数通设备的所有下行接口的DOWN状态计时；逻辑芯片进一步在对数通设备的所有下行接口的DOWN状态计时到达时，从对应的物理层模块主动获取数通设备的所有下行接口的状态，如果所获取的所有下行接口的状态仍为DOWN状态，则在控制上行接口所对应的接口模块断电的同时将内置寄存器中该接口模块的状态记录为断电；逻辑芯片进一步在有任意下行接口在上行接口所

9、对应的接口模块断电后变为UP状态时，控制上行接口所对应的接口模块进入工作状态的同时，将前述寄存器中对应接口模块的状态记录为工作状态。7如权利要求4至6中任一项所述的数通设备，其特征在于，逻辑芯片进一步在上行接口所对应的接口模块断电的同时或之后控制CPU模块断电；以及，进一步在任意DOWN状态的下行接口恢复UP状态后，控制已进入休眠模式或断电的CPU模块进入工作状态。8如权利要求7所述的数通设备，其特征在于，逻辑芯片进一步在上行接口所对应的接口模块断电后、执行所述控制CPU模块断电的操作之前，向CPU模块中的CPU芯片发送断电请求信号，待CPU芯片完成对数通设备当前配置的保存并回应允许断电的应答

10、后再执行所述控制CPU模块断电的操作。9如权利要求7所述的数通设备，其特征在于，该数通设备进一步包括可对CPU模块中CPU芯片散热的风扇模块；且，逻辑芯片进一步在控制CPU模块进入休眠状态的同时控制风扇模块断电；并进一步在控制已进入休眠模式或断电的CPU模块进入工作状态的同时，控制已断电的风扇模块进入工作状态。10如权利要求1所述的数通设备，其特征在于，逻辑芯片进一步依据CPU模块中的CPU芯片所产生的使能信号触发。11一种数通设备的节电控制装置，其特征在于，该数通设备包括若干接口模块，每个接口模块分别通过对应的物理层模块连接该接口模块所对应的若干上行接口和/或若干下行接口；且，该节电控制装置

11、包括监控控制单元，其通过对数通设备中各物理层模块的自动检测获取数通设备中各下行接口的状态；节电控制单元，当数通设备中任意接口模块所对应的所有接口均为下行接口并持续DOWN状态后，控制该接口模块进入节电状态；当数通设备的所有下行接口均持续DOWN状态后，控制数通设备中上行接口所对应的接口模块进入节电状态、使上行接口被强置为DOWN权利要求书CN102339122ACN102339135A3/6页4状态；当数通设备中任意DOWN状态的下行接口恢复UP状态后，控制数通设备中该下行接口所对应的已进入节电状态的接口模块进入工作状态，并控制数通设备中上行接口所对应的已进入节电状态的接口模块进入工作状态。1

12、2如权利要求11所述的节电控制装置，其特征在于，节电控制单元进一步在数通设备的所有下行接口均持续DOWN状态后，控制数通设备中的CPU模块进入节电状态；并进一步在数通设备中任意DOWN状态的下行接口恢复UP状态后，控制数通设备中已进入节电状态的CPU模块进入工作状态。13如权利要求12所述的节电控制装置，其特征在于，节电控制单元进一步在数通设备的所有下行接口均持续DOWN状态后，控制数通设备中可对CPU模块中CPU芯片散热的风扇模块进入节电状态；并进一步在数通设备中任意DOWN状态的下行接口恢复UP状态后，控制数通设备中已进入节电状态的风扇模块进入工作状态。14如权利要求11所述的节电控制装置

13、，其特征在于，所有对应接口均为下行接口的接口模块的节电状态包括休眠模式和断电，上行接口对应的接口模块的节电状态包括断电；且，节电控制单元在任意接口模块所对应的所有接口均为下行接口并持续DOWN状态后，先控制该接口模块进入休眠模式，待进入休眠模式的该接口模块所对应的所有下行接口仍均持续DOWN状态后再控制该接口模块断电；在数通设备的所有下行接口均持续DOWN状态、且所有对应接口均为下行接口的接口模块均持续断电后，控制上行接口所对应的接口模块断电、使上行接口被强置为DOWN状态；当数通设备中任意DOWN状态的下行接口恢复UP状态后，控制该下行接口所对应的已进入休眠模式或已断电的接口模块进入工作状态

14、，并控制上行接口所对应的已断电的接口模块进入工作状态。15如权利要求14所述的节电控制装置，其特征在于，节电控制装置中进一步包括一内置寄存器，其中记录各接口模块所对应的所有下行接口和/或上行接口的状态、以及各接口模块的状态，并可供数通设备CPU模块中的CPU芯片通过数据总线获取。16如权利要求15所述的节电控制装置，其特征在于，节电控制装置中进一步包括计时单元；监控控制单元进一步UP状态的下行接口变为DOWN状态时将内置寄存器中该下行接口的状态记录为DOWN；在检测到任意DOWN状态的下行接口变为UP状态时将内置寄存器中该下行接口的状态记录为UP，并在控制该下行接口所对应的接口模块进入工作状态

15、的同时，将内置寄存器中该接口模块的状态记录为工作状态；监控控制单元进一步在任意接口模块的所有对应接口均为下行接口、且内置寄存器中所记录的该接口模块的所有对应下行接口均为DOWN状态时，利用计时单元对该接口模块所有下行接口的DOWN状态计时；监控控制单元进一步在对所述任意接口模块所有下行接口的DOWN状态的计时到达时，从对应的物理层模块主动获取该接口模块的所有对应下行接口的状态，如果所获取的所有对应下行接口的状态均为DOWN状态，则在节电控制单元控制该接口模块进入休眠模式的同时将其内置寄存器中该接口模块的状态记录为休眠模式、并利用计时单元对该接口模块的休眠模式计时；监控控制单元进一步在对所述任意

16、接口模块的休眠模式计时到达时，从对应的物理层权利要求书CN102339122ACN102339135A4/6页5模块主动获取该接口模块所对应的所有下行接口的状态，如果所获取的所有下行接口的状态仍为DOWN状态，则在节电控制单元控制该接口模块断电的同时将内置寄存器中该接口模块的状态记录为断电；监控控制单元进一步在所述任意接口模块断电后，读取内置寄存器中所有下行接口的状态、以及所有接口模块的状态；在所读取的所有下行接口均为DOWN状态、且所有接口均为下行接口的各接口模块的状态均为断电时，利用计时单元对数通设备的所有下行接口的DOWN状态计时；监控控制单元进一步在对数通设备的所有下行接口的DOWN状

17、态计时到达时，从对应的物理层模块主动获取数通设备的所有下行接口的状态，如果所获取的所有下行接口的状态仍为DOWN状态，则在节电控制单元控制上行接口所对应的接口模块断电的同时将内置寄存器中该接口模块的状态记录为断电；监控控制单元进一步在有任意下行接口在上行接口所对应的接口模块断电后变为UP状态时，控制上行接口所对应的接口模块进入工作状态的同时，将前述寄存器中对应接口模块的状态记录为工作状态。17如权利要求14至16中任一项所述的节电控制装置，其特征在于，节电控制单元进一步在上行接口所对应的接口模块断电的同时或之后控制CPU模块断电；以及，进一步在任意DOWN状态的下行接口恢复UP状态后，控制已进

18、入休眠模式或断电的CPU模块进入工作状态。18如权利要求17所述的节电控制装置，其特征在于，监控控制单元进一步在上行接口所对应的接口模块断电后、触发节电控制单元执行所述控制CPU模块断电的操作之前，向CPU模块中的CPU芯片发送断电请求信号，待CPU芯片完成对数通设备当前配置的保存并回应允许断电的应答后再触发节电控制单元执行所述控制CPU模块断电的操作。19如权利要求17所述的节电控制装置，其特征在于，节电控制单元进一步在控制数通设备中的CPU模块进入休眠状态的同时，控制数通设备中可对CPU模块中的CPU芯片散热的风扇模块断电；并进一步在控制已进入休眠模式或断电的CPU模块进入工作状态的同时，

19、控制已断电的风扇模块进入工作状态。20如权利要求11所述的节电控制装置，其特征在于，监控控制单元进一步依据CPU模块中的CPU芯片所产生的使能信号触发。21一种数通设备的节电控制方法，其特征在于，所述的数通设备包括若干接口模块，每个接口模块分别通过对应的物理层模块连接该接口模块所对应的若干上行接口和/或若干下行接口；且，该节电控制方法包括通过对各物理层模块的自动检测获取各下行接口的状态；当任意接口模块所对应的所有接口均为下行接口并持续DOWN状态后，控制该接口模块进入节电状态；当数通设备的所有下行接口均持续DOWN状态后，控制上行接口所对应的接口模块进入节电状态、使上行接口被强置为DOWN状态

20、；当任意DOWN状态的下行接口恢复UP状态后，控制该下行接口所对应的已进入节电状态的接口模块进入工作状态，并控制上行接口所对应的已进入节电状态的接口模块进入工作状态。权利要求书CN102339122ACN102339135A5/6页622如权利要求21所述的节电控制方法，其特征在于，该节电控制方法进一步在数通设备的所有下行接口均持续DOWN状态后、和/或上行接口所对应的接口模块进入节电状态后，控制CPU模块进入节电状态；并进一步在任意DOWN状态的下行接口恢复UP状态后，控制已进入节电状态的CPU模块进入工作状态。23如权利要求22所述的节电控制方法，其特征在于，该节电控制方法进一步包括在数通

21、设备的所有下行接口均持续DOWN状态后，控制数通设备中可对CPU模块中的CPU芯片降温的风扇模块进入节电状态；并进一步在任意DOWN状态的下行接口恢复UP状态后，控制已进入节电状态的风扇模块进入工作状态。24如权利要求21所述的节电控制方法，其特征在于，所有对应接口均为下行接口的接口模块的节电状态包括休眠模式和断电，上行接口对应的接口模块的节电状态包括断电；当任意接口模块所对应的所有接口均为下行接口并持续DOWN状态后，控制该接口模块进入节电状态包括在任意接口模块所对应的所有接口均为下行接口并持续DOWN状态后，先控制该接口模块进入休眠模式，待进入休眠模式的该接口模块所对应的所有下行接口仍均持

22、续DOWN状态后再控制该接口模块断电；当数通设备的所有下行接口均持续DOWN状态后，控制上行接口所对应的接口模块进入节电状态、使上行接口被强置为DOWN状态包括在数通设备的所有下行接口均持续DOWN状态、且所有对应接口均为下行接口的接口模块均持续断电后，控制上行接口所对应的接口模块断电、使上行接口被强置为DOWN状态；当数通设备中任意DOWN状态的下行接口恢复UP状态后，控制该下行接口所对应的已进入节电状态的接口模块进入工作状态，并控制上行接口所对应的已进入节电状态的接口模块进入工作状态包括在任意DOWN状态的下行接口恢复UP状态后，控制该下行接口所对应的已进入休眠模式或已断电的接口模块进入工

23、作状态，并控制上行接口所对应的已断电的接口模块进入工作状态。25如权利要求24所述的节电控制方法，其特征在于，该节电控制方法进一步在一寄存器中记录各接口模块所对应的所有接口状态、以及各接口模块的状态，并可供数通设备CPU模块中的CPU芯片通过数据总线获取。26如权利要求25所述的节电控制方法，其特征在于，该节电控制方法进一步在检测到任意UP状态的下行接口变为DOWN状态时将内置寄存器中该下行接口的状态记录为DOWN；在检测到任意DOWN状态的下行接口变为UP状态时将内置寄存器中该下行接口的状态记录为UP，并在控制该下行接口所对应的接口模块进入工作状态的同时，将内置寄存器中该接口模块的状态记录为

24、工作状态；该节电控制方法进一步在任意接口模块的所有对应接口均为下行接口、且内置寄存器中所记录的该接口模块的所有对应下行接口均为DOWN状态时，对该接口模块所有下行接口的DOWN状态计时；该节电控制方法进一步在对所述任意接口模块所有下行接口的DOWN状态的计时到达时，从对应的物理层模块主动获取该接口模块的所有对应下行接口的状态，如果所获取的所有对应下行接口的状态均为DOWN状态，则在控制该接口模块进入休眠模式的同时将其内置寄存器中该接口模块的状态记录为休眠模式、并对该接口模块的休眠模式计时；权利要求书CN102339122ACN102339135A6/6页7该节电控制方法进一步在对所述任意接口模

25、块的休眠模式计时到达时，从对应的物理层模块主动获取该接口模块所对应的所有下行接口的状态，如果所获取的所有下行接口的状态仍为DOWN状态，则在控制该接口模块断电的同时将内置寄存器中该接口模块的状态记录为断电；该节电控制方法进一步在所述任意接口模块断电后，读取内置寄存器中所有下行接口的状态、以及所有接口模块的状态；在所读取的所有下行接口均为DOWN状态、且所有接口均为下行接口的各接口模块的状态均为断电时，对数通设备的所有下行接口的DOWN状态计时；该节电控制方法进一步在对数通设备的所有下行接口的DOWN状态计时到达时，从对应的物理层模块主动获取数通设备的所有下行接口的状态，如果所获取的所有下行接口

26、的状态仍为DOWN状态，则在控制上行接口所对应的接口模块断电的同时将内置寄存器中该接口模块的状态记录为断电；该节电控制方法进一步在有任意下行接口在上行接口所对应的接口模块断电后变为UP状态时，控制上行接口所对应的接口模块进入工作状态的同时，将前述寄存器中对应接口模块的状态记录为工作状态。27如权利要求24至26中任一项所述的节电控制方法，其特征在于，该节电控制方法进一步在上行接口所对应的接口模块断电的同时或之后控制CPU模块断电；以及，进一步在任意DOWN状态的下行接口恢复UP状态后，控制已进入休眠模式或断电的CPU模块进入工作状态。28如权利要求27所述的节电控制方法，其特征在于，该节电控制

27、方法进一步在上行接口所对应的接口模块断电后、执行所述控制CPU模块断电的操作之前，向CPU模块中的CPU芯片发送断电请求信号，待CPU芯片完成对数通设备当前配置的保存并回应允许断电的应答后再执行所述控制CPU模块断电的操作。29如权利要求27所述的节电控制方法，其特征在于，该节电控制方法在控制CPU模块进入休眠状态的同时，进一步控制数通设备中可对CPU模块中的CPU芯片降温的风扇模块断电；并进一步在控制已进入休眠模式或断电的CPU模块进入工作状态的同时，控制已断电的风扇模块进入工作状态。30如权利要求21所述的节电控制方法，其特征在于，该节电控制方法进一步依据CPU模块中的CPU芯片所产生的使

28、能信号触发各物理层模块的自动检测。权利要求书CN102339122ACN102339135A1/19页8可实现节电的数通设备及其节电控制装置和方法技术领域0001本发明涉及节电技术，特别涉及一种可实现节电的数通设备、以及一种节电控制装置和一种节电控制方法。背景技术0002数通设备例如交换机、路由器等作为网络架构的结点设备，组成了小到家庭式SOHO网络、大到INTERNET等各种数字通信网络，由于数字通信网络分布广、范围大，因而对数通设备实现有效的节电措施能够产生非常好的规模效应，从而较为显著地减少能耗、进而通过减少能耗而产生较为可观的经济效益。0003现有技术中，数通设备的芯片级节电措施已经得

29、到实际的应用，例如，数通设备的CPU芯片具有降频或者休眠模式，当CPU芯片处于不忙碌的状态时，可以进行降频或者进入休眠模式，从而有效减少该CPU芯片的耗电量。0004此外，为了产生更优的节电效果，现有技术中还提供了数通设备的设备级节电措施，如图1所示，该数通设备包括一CPU模块或称之为CPU小系统、一接口模块、一物理层PHY模块、以及若干接口，其中，CPU模块中的CPU芯片作为数通设备的节电控制中枢，通过接口模块从物理层PHY模块监控各接口的状态，当各接口所连接的设备均关闭、即各接口均处于DOWN状态时，CPU芯片向接口模块发出节电控制信号，使接口模块进入休眠状态；CPU芯片还会根据各接口的情

30、况选择降频或者进入休眠模式、并同时对其所在的CPU模块中的RAM芯片和ROM芯片发出节电控制信号，从而减少数通设备的耗电量、并降低数通设备运行时所产生的热能，同时还可延长数通设备的生命周期。0005然而，现有技术中的上述设备级节电措施虽然能够产生一定程度的节电效果，但却存在如下问题00061、上述设备级的节电措施仅适用于下行接口、而未针对上行接口产生节电效果。具体说，数通设备的各接口中，连接例如交换机、PC机等下级设备的接口为下行接口，连接例如交换机、路由器等上级设备的接口为上行接口，只要上级设备不关闭，则即便所有下行接口连接的下级设备均关闭，上行接口也仍然会处于UP状态、以实时准备作为IP接

31、入口为连接下行接口的下级设备提供数据流量服务，由此就会产生不必要的耗电量、而且对CPU的节电效果也有一定的影响，从而使设备级节电措施不能达到最佳的设备级节电效果；此外，数通设备的上行接口持续处在UP状态，还会影响其上级设备实施节电措施，进而无法实现网络级别的节电控制，如图2所示，当交换机的所有下行接口所连接的PC机均关闭时，其连接路由器的上行接口仍处于UP状态，因而使得路由器的相应下行接口也处于UP状态、无法针对该相应下行接口采取节电措施，从而对路由器来说也无法达到最佳的节电效果。00072、作为节电控制中枢的CPU芯片无论是降频或者是进入休眠状态，都必须保持上电和监控，而CPU芯片本身的耗电

32、量占到数通设备总耗电量的较大比例，因而现有技术中以CPU作为节电控制中枢的设备级节电措施不能达到最佳的设备级节电效果。说明书CN102339122ACN102339135A2/19页9发明内容0008有鉴于此，本发明提供了一种可实现节电的数通设备、以及一种节电控制装置和一种节电控制方法，能够提高节电效果。0009本发明提供的一种可实现节电的数通设备，包括0010若干接口模块，每个接口模块分别通过对应的物理层模块连接该接口模块所对应的若干上行接口和/或若干下行接口；0011CPU模块，该CPU模块中的CPU芯片通过总线连接所有接口模块；0012以及，逻辑芯片，其通过对各物理层模块的自动检测获取各

33、下行接口的状态；当任意接口模块所对应的所有接口均为下行接口并持续DOWN状态后，控制该接口模块进入节电状态；当数通设备的所有下行接口均持续DOWN状态后，控制上行接口所对应的接口模块进入节电状态、使上行接口被强置为DOWN状态；当任意DOWN状态的下行接口恢复UP状态后，控制该下行接口所对应的已进入节电状态的接口模块进入工作状态，并控制上行接口所对应的已进入节电状态的接口模块进入工作状态。0013逻辑芯片进一步在数通设备的所有下行接口均持续DOWN状态后，控制CPU模块进入节电状态；并进一步在任意DOWN状态的下行接口恢复UP状态后，控制已进入节电状态的CPU模块进入工作状态。0014该数通设

34、备进一步包括可对CPU模块中CPU芯片散热的风扇模块；0015且，逻辑芯片进一步在数通设备的所有下行接口均持续DOWN状态后，控制风扇模块进入节电状态；并进一步在任意DOWN状态的下行接口恢复UP状态后，控制已进入节电状态的风扇模块进入工作状态。0016所有对应接口均为下行接口的接口模块的节电状态包括休眠模式和断电，上行接口对应的接口模块的节电状态包括断电；0017且，逻辑芯片在任意接口模块所对应的所有接口均为下行接口并持续DOWN状态后，先控制该接口模块进入休眠模式，待进入休眠模式的该接口模块所对应的所有下行接口仍均持续DOWN状态后再控制该接口模块断电；在数通设备的所有下行接口均持续DOW

35、N状态、且所有对应接口均为下行接口的接口模块均持续断电后，控制上行接口所对应的接口模块断电、使上行接口被强置为DOWN状态；当数通设备中任意DOWN状态的下行接口恢复UP状态后，控制该下行接口所对应的已进入休眠模式或已断电的接口模块进入工作状态，并控制上行接口所对应的已断电的接口模块进入工作状态。0018逻辑芯片进一步在其内置寄存器中记录各接口模块所对应的所有下行接口和/或上行接口状态、以及各接口模块的状态，并可供CPU芯片通过数据总线获取。0019逻辑芯片进一步在检测到任意UP状态的下行接口变为DOWN状态时将内置寄存器中该下行接口的状态记录为DOWN；在检测到任意DOWN状态的下行接口变为

36、UP状态时将内置寄存器中该下行接口的状态记录为UP，并在控制该下行接口所对应的接口模块进入工作状态的同时，将内置寄存器中该接口模块的状态记录为工作状态；0020逻辑芯片进一步在任意接口模块的所有对应接口均为下行接口、且内置寄存器中所记录的该接口模块的所有对应下行接口均为DOWN状态时，对该接口模块所有下行接口的DOWN状态计时；0021逻辑芯片进一步在对所述任意接口模块所有下行接口的DOWN状态的计时到达说明书CN102339122ACN102339135A3/19页10时，从对应的物理层模块主动获取该接口模块的所有对应下行接口的状态，如果所获取的所有对应下行接口的状态均为DOWN状态，则在控

37、制该接口模块进入休眠模式的同时将其内置寄存器中该接口模块的状态记录为休眠模式、并对该接口模块的休眠模式计时；0022逻辑芯片进一步在对所述任意接口模块的休眠模式计时到达时，从对应的物理层模块主动获取该接口模块所对应的所有下行接口的状态，如果所获取的所有下行接口的状态仍为DOWN状态，则在控制该接口模块断电的同时将内置寄存器中该接口模块的状态记录为断电；0023逻辑芯片进一步在所述任意接口模块断电后，读取内置寄存器中所有下行接口的状态、以及所有接口模块的状态；在所读取的所有下行接口均为DOWN状态、且所有接口均为下行接口的各接口模块的状态均为断电时，对数通设备的所有下行接口的DOWN状态计时；0

38、024逻辑芯片进一步在对数通设备的所有下行接口的DOWN状态计时到达时，从对应的物理层模块主动获取数通设备的所有下行接口的状态，如果所获取的所有下行接口的状态仍为DOWN状态，则在控制上行接口所对应的接口模块断电的同时将内置寄存器中该接口模块的状态记录为断电；0025逻辑芯片进一步在有任意下行接口在上行接口所对应的接口模块断电后变为UP状态时，控制上行接口所对应的接口模块进入工作状态的同时，将前述寄存器中对应接口模块的状态记录为工作状态。0026逻辑芯片进一步在上行接口所对应的接口模块断电的同时或之后控制CPU模块断电；以及，进一步在任意DOWN状态的下行接口恢复UP状态后，控制已进入休眠模式

39、或断电的CPU模块进入工作状态。0027逻辑芯片进一步在上行接口所对应的接口模块断电后、执行所述控制CPU模块断电的操作之前，向CPU模块中的CPU芯片发送断电请求信号，待CPU芯片完成对数通设备当前配置的保存并回应允许断电的应答后再执行所述控制CPU模块断电的操作0028该数通设备进一步包括可对CPU模块中CPU芯片散热的风扇模块；0029且，逻辑芯片进一步在控制CPU模块进入休眠状态的同时控制风扇模块断电；并进一步在控制已进入休眠模式或断电的CPU模块进入工作状态的同时，控制已断电的风扇模块进入工作状态。0030逻辑芯片进一步依据CPU模块中的CPU芯片所产生的使能信号触发。0031本发明

40、提供的一种节电控制装置，该数通设备包括若干接口模块，每个接口模块分别通过对应的物理层模块连接该接口模块所对应的若干上行接口和/或若干下行接口；且，该节电控制装置包括0032监控控制单元，其通过对数通设备中各物理层模块的自动检测获取数通设备中各下行接口的状态；0033节电控制单元，当数通设备中任意接口模块所对应的所有接口均为下行接口并持续DOWN状态后，控制该接口模块进入节电状态；当数通设备的所有下行接口均持续DOWN状态后，控制数通设备中上行接口所对应的接口模块进入节电状态、使上行接口被强置为DOWN状态；当数通设备中任意DOWN状态的下行接口恢复UP状态后，控制数通设备中该下行接口所对应的已

41、进入节电状态的接口模块进入工作状态，并控制数通设备中上行接口所说明书CN102339122ACN102339135A4/19页11对应的已进入节电状态的接口模块进入工作状态。0034节电控制单元进一步在数通设备的所有下行接口均持续DOWN状态后，控制数通设备中的CPU模块进入节电状态；并进一步在数通设备中任意DOWN状态的下行接口恢复UP状态后，控制数通设备中已进入节电状态的CPU模块进入工作状态。0035节电控制单元进一步在数通设备的所有下行接口均持续DOWN状态后，控制数通设备中可对CPU模块中CPU芯片散热的风扇模块进入节电状态；并进一步在数通设备中任意DOWN状态的下行接口恢复UP状态

42、后，控制数通设备中已进入节电状态的风扇模块进入工作状态。0036所有对应接口均为下行接口的接口模块的节电状态包括休眠模式和断电，上行接口对应的接口模块的节电状态包括断电；0037且，节电控制单元在任意接口模块所对应的所有接口均为下行接口并持续DOWN状态后，先控制该接口模块进入休眠模式，待进入休眠模式的该接口模块所对应的所有下行接口仍均持续DOWN状态后再控制该接口模块断电；在数通设备的所有下行接口均持续DOWN状态、且所有对应接口均为下行接口的接口模块均持续断电后，控制上行接口所对应的接口模块断电、使上行接口被强置为DOWN状态；当数通设备中任意DOWN状态的下行接口恢复UP状态后，控制该下

43、行接口所对应的已进入休眠模式或已断电的接口模块进入工作状态，并控制上行接口所对应的已断电的接口模块进入工作状态。0038节电控制装置中进一步包括一内置寄存器，其中记录各接口模块所对应的所有下行接口和/或上行接口的状态、以及各接口模块的状态，并可供数通设备CPU模块中的CPU芯片通过数据总线获取。0039节电控制装置中进一步包括计时单元；0040监控控制单元进一步UP状态的下行接口变为DOWN状态时将内置寄存器中该下行接口的状态记录为DOWN；在检测到任意DOWN状态的下行接口变为UP状态时将内置寄存器中该下行接口的状态记录为UP，并在控制该下行接口所对应的接口模块进入工作状态的同时，将内置寄存

44、器中该接口模块的状态记录为工作状态；0041监控控制单元进一步在任意接口模块的所有对应接口均为下行接口、且内置寄存器中所记录的该接口模块的所有对应下行接口均为DOWN状态时，利用计时单元对该接口模块所有下行接口的DOWN状态计时；0042监控控制单元进一步在对所述任意接口模块所有下行接口的DOWN状态的计时到达时，从对应的物理层模块主动获取该接口模块的所有对应下行接口的状态，如果所获取的所有对应下行接口的状态均为DOWN状态，则在节电控制单元控制该接口模块进入休眠模式的同时将其内置寄存器中该接口模块的状态记录为休眠模式、并利用计时单元对该接口模块的休眠模式计时；0043监控控制单元进一步在对所

45、述任意接口模块的休眠模式计时到达时，从对应的物理层模块主动获取该接口模块所对应的所有下行接口的状态，如果所获取的所有下行接口的状态仍为DOWN状态，则在节电控制单元控制该接口模块断电的同时将内置寄存器中该接口模块的状态记录为断电；0044监控控制单元进一步在所述任意接口模块断电后，读取内置寄存器中所有下行接口的状态、以及所有接口模块的状态；在所读取的所有下行接口均为DOWN状态、且所有接说明书CN102339122ACN102339135A5/19页12口均为下行接口的各接口模块的状态均为断电时，利用计时单元对数通设备的所有下行接口的DOWN状态计时；0045监控控制单元进一步在对数通设备的所

46、有下行接口的DOWN状态计时到达时，从对应的物理层模块主动获取数通设备的所有下行接口的状态，如果所获取的所有下行接口的状态仍为DOWN状态，则在节电控制单元控制上行接口所对应的接口模块断电的同时将内置寄存器中该接口模块的状态记录为断电；0046监控控制单元进一步在有任意下行接口在上行接口所对应的接口模块断电后变为UP状态时，控制上行接口所对应的接口模块进入工作状态的同时，将前述寄存器中对应接口模块的状态记录为工作状态。0047节电控制单元进一步在上行接口所对应的接口模块断电的同时或之后控制CPU模块断电；以及，进一步在任意DOWN状态的下行接口恢复UP状态后，控制已进入休眠模式或断电的CPU模

47、块进入工作状态。0048监控控制单元进一步在上行接口所对应的接口模块断电后、触发节电控制单元执行所述控制CPU模块断电的操作之前，向CPU模块中的CPU芯片发送断电请求信号，待CPU芯片完成对数通设备当前配置的保存并回应允许断电的应答后再触发节电控制单元执行所述控制CPU模块断电的操作。0049节电控制单元进一步在控制数通设备中的CPU模块进入休眠状态的同时，控制数通设备中可对CPU模块中的CPU芯片散热的风扇模块断电；并进一步在控制已进入休眠模式或断电的CPU模块进入工作状态的同时，控制已断电的风扇模块进入工作状态。0050监控控制单元进一步依据CPU模块中的CPU芯片所产生的使能信号触发。

48、0051本发明提供的一种节电控制方法，所述的数通设备包括若干接口模块，每个接口模块分别通过对应的物理层模块连接该接口模块所对应的若干上行接口和/或若干下行接口；且，该节电控制方法包括0052通过对各物理层模块的自动检测获取各下行接口的状态；0053当任意接口模块所对应的所有接口均为下行接口并持续DOWN状态后，控制该接口模块进入节电状态；0054当数通设备的所有下行接口均持续DOWN状态后，控制上行接口所对应的接口模块进入节电状态、使上行接口被强置为DOWN状态；0055当任意DOWN状态的下行接口恢复UP状态后，控制该下行接口所对应的已进入节电状态的接口模块进入工作状态，并控制上行接口所对应

49、的已进入节电状态的接口模块进入工作状态。0056该节电控制方法进一步在数通设备的所有下行接口均持续DOWN状态后、和/或上行接口所对应的接口模块进入节电状态后，控制CPU模块进入节电状态；并进一步在任意DOWN状态的下行接口恢复UP状态后，控制已进入节电状态的CPU模块进入工作状态。0057该节电控制方法进一步包括在数通设备的所有下行接口均持续DOWN状态后，控制数通设备中可对CPU模块中的CPU芯片降温的风扇模块进入节电状态；并进一步在任意DOWN状态的下行接口恢复UP状态后，控制已进入节电状态的风扇模块进入工作状态。0058所有对应接口均为下行接口的接口模块的节电状态包括休眠模式和断电，上

50、行接口对应的接口模块的节电状态包括断电；说明书CN102339122ACN102339135A6/19页130059当任意接口模块所对应的所有接口均为下行接口并持续DOWN状态后，控制该接口模块进入节电状态包括在任意接口模块所对应的所有接口均为下行接口并持续DOWN状态后，先控制该接口模块进入休眠模式，待进入休眠模式的该接口模块所对应的所有下行接口仍均持续DOWN状态后再控制该接口模块断电；0060当数通设备的所有下行接口均持续DOWN状态后，控制上行接口所对应的接口模块进入节电状态、使上行接口被强置为DOWN状态包括在数通设备的所有下行接口均持续DOWN状态、且所有对应接口均为下行接口的接口